<nobr id="khn7f"><td id="khn7f"></td></nobr>
    • <small id="khn7f"><strike id="khn7f"></strike></small>
    <label id="khn7f"><td id="khn7f"></td></label>
    •         


    
    



    

    
  
    
    
    
    
  
    
  
  

    





    


    
 
 




 
 


    

    
    


    參數(shù)資料
    

    


    


    
型號(hào)：
XC5VLX85T-3FF1136C

    

    
廠商：
Xilinx Inc

    

    
文件頁數(shù)：
10/91頁

    

    
文件大小：
0K

    

    
描述：
IC FPGA VIRTEX-5 85K 1136FBGA

    

    
產(chǎn)品變化通告：
Step Intro and Pkg Change 11/March/2008
    		

    

    
標(biāo)準(zhǔn)包裝：
1

    

    
系列：
Virtex®-5 LXT

    

    
LAB/CLB數(shù)：
6480
    		

    

    
邏輯元件/單元數(shù)：
82944
    		

    

    
RAM 位總計(jì)：
3981312
    		

    

    
輸入/輸出數(shù)：
480
    		

    

    
電源電壓：
0.95 V ~ 1.05 V
    		

    

    
安裝類型：
表面貼裝
    		

    

    
工作溫度：
0°C ~ 85°C
    		

    

    
封裝/外殼：
1136-BBGA，F(xiàn)CBGA
    		

    

    
供應(yīng)商設(shè)備封裝：
1136-FCBGA
    		

    

    
配用：
568-5088-ND - BOARD DEMO DAC1408D750
    122-1586-ND - BOARD EVAL FOR VIRTEX-5 ML555
    HW-AFX-FF1136-500-G-ND - BOARD DEV VIRTEX 5 FF1136
    		

    

    

    

	
    
    
    

    
    
	
    Virtex-5 FPGA Data Sheet: DC and Switching Characteristics
    DS202 (v5.3) May 5, 2010
    Product Specification
    18
    Table 35: GTP_DUAL Tile Receiver Switching Characteristics
    Symbol
    Description
    Min
    Typ
    Max
    Units
    FGTPRX
    Serial data rate
    RX oversampler not enabled
    0.5
    FGTPMAX
    Gb/s
    RX oversampler enabled
    0.1
    0.5
    Gb/s
    RXOOBVDPP
    OOB detect threshold
    peak-to-peak
    OOBDETECT_THRESHOLD = 100
    60
    105
    165
    mV
    RXSST
    Receiver spread-spectrum
    tracking(1)
    Modulated @ 33 KHz
    –5000
    0
    ppm
    RXRL
    Run length (CID)
    Internal AC capacitor bypassed
    150
    UI
    RXPPMTOL
    Data/REFCLK PPM offset
    tolerance(2)
    CDR 2nd-order loop disabled with
    PLL_RXDIVSEL_OUT = 1(3)
    –200
    200
    ppm
    CDR 2nd-order loop disabled with
    PLL_RXDIVSEL_OUT = 2(3)
    –200
    200
    ppm
    CDR 2nd-order loop disabled with
    PLL_RXDIVSEL_OUT = 4(3)
    –100
    100
    ppm
    CDR 2nd-order loop enabled
    –1000
    1000
    ppm
    SJ Jitter Tolerance(4)
    JT_SJ3.75
    Sinusoidal Jitter(5)
    3.75 Gb/s
    0.30
    UI
    JT_SJ3.2
    Sinusoidal Jitter(5)
    3.20 Gb/s
    0.40
    UI
    JT_SJ2.50
    Sinusoidal Jitter(5)
    2.50 Gb/s
    0.40
    UI
    JT_SJ2.00
    Sinusoidal Jitter(5)
    2.00 Gb/s
    0.40
    UI
    JT_SJ1.00
    Sinusoidal Jitter(5)
    1.00 Gb/s
    0.30
    UI
    JT_SJ500
    Sinusoidal Jitter(5)
    500 Mb/s
    0.30
    UI
    JT_SJ500
    Sinusoidal Jitter(5)
    500 Mb/s OS
    0.30
    UI
    JT_SJ100
    Sinusoidal Jitter(5)
    100 Mb/s OS
    0.30
    UI
    SJ Jitter Tolerance with Stressed Eye(4)
    JT_TJSE3.2
    Total Jitter with Stressed
    Eye(6)
    3.20 Gb/s
    0.87
    UI
    JT_SJSE3.2
    Sinusoidal Jitter with
    Stressed Eye(6)
    3.20 Gb/s
    0.30
    UI
    Notes:
    1.
    Using PLL_RXDIVSEL_OUT = 1 only.
    2.
    Indicates the maximum offset between the receiver reference clock and the serial data. For example, a reference clock with ±100 ppm
    resolution results in a maximum offset of 200 ppm between the reference clock and the serial data.
    3.
    CDR 1st-order step size set to 2.
    4.
    All jitter values are based on a Bit Error Ratio of 1e–12.
    5.
    Using 80 MHz sinusoidal jitter only in the absence of deterministic and random jitter.
    6.
    Stimulus signal includes 0.4UI of DJ and 0.17UI of RJ. RX equalizer is enabled.
    
    
    
    
    
    


    


    

    相關(guān)PDF資料
    		

    PDF描述
    		

    
    

    
XC5VLX85T-2FFG1136I
IC FPGA VIRTEX-5 85K 1136FBGA

    

    
XC5VLX85T-2FF1136I
IC FPGA VIRTEX-5 85K 1136FBGA

    

    
XC2V3000-5BG728I
IC FPGA VIRTEX-II 728PBGA

    

    
XC6VLX130T-3FFG784C
IC FPGA VIRTEX 6 128K 484FFGBGA

    

    
ASC49DRYH-S13
CONN EDGECARD 98POS .100 EXTEND

    

    

    

    


    


    

    相關(guān)代理商/技術(shù)參數(shù)
    		

    參數(shù)描述
    		

    
    

    
XC5VLX85T-3FFG1136C
功能描述:IC FPGA VIRTEX-5 85K 1136FBGA RoHS:是 類別:集成電路 (IC) >> 嵌入式 - FPGA（現(xiàn)場(chǎng)可編程門陣列） 系列:Virtex®-5 LXT 產(chǎn)品變化通告:Step Intro and Pkg Change 11/March/2008 標(biāo)準(zhǔn)包裝:1 系列:Virtex®-5 SXT LAB/CLB數(shù):4080 邏輯元件/單元數(shù):52224 RAM 位總計(jì):4866048 輸入/輸出數(shù):480 門數(shù):- 電源電壓:0.95 V ~ 1.05 V 安裝類型:表面貼裝 工作溫度:-40°C ~ 100°C 封裝/外殼:1136-BBGA，F(xiàn)CBGA 供應(yīng)商設(shè)備封裝:1136-FCBGA 配用:568-5088-ND - BOARD DEMO DAC1408D750122-1796-ND - EVALUATION PLATFORM VIRTEX-5

    

    
XC5VLX85T-X1FF1136C
 制造商:Xilinx 功能描述:

    

    
XC5VLX85T-X1FFG1136C
 制造商:Xilinx 功能描述:

    

    
XC5VLX85-X1FF1153C
 制造商:Xilinx 功能描述:

    

    
XC5VLX85-X1FF676C
 制造商:Xilinx 功能描述:

    

    
    
    
    
	
    	
    
    
     
     
    發(fā)布緊急采購(gòu)，3分鐘左右您將得到回復(fù)。
    
 
     
    

   	  
    
     

    
                    			    				      
    
                
    
                  
    
                    
                    
    
                      
    
                      
                      
    采購(gòu)需求
      (若只采購(gòu)一條型號(hào)，填寫一行即可)
    
                      
                      
    發(fā)布成功！您可以繼續(xù)發(fā)布采購(gòu)。也可以進(jìn)入我的后臺(tái)，查看報(bào)價(jià)
    
                      
                      
    發(fā)布成功！您可以繼續(xù)發(fā)布采購(gòu)。也可以進(jìn)入我的后臺(tái)，查看報(bào)價(jià)
    
                       
                        
    
                                
                                
    
                                    *型號(hào)
                                    *數(shù)量
                                    廠商
                                    批號(hào)
                                    封裝
                                  
    
                                    
                                
                                
    
                                    
                                        
    
                                            
                                            
                                        
    
                                        		
                                     
                                    
                                        
    
                                        		
                                    
                                        
    
                                        		
                                    
                                        
    
                                        		
                                    
                                        
    
                                        		
                                  
    
                                  
                                   
                                    
                            
    
                             
                             
							                            
    
                          添加更多采購(gòu)
    
                      
    
                      
                      
    
                      
                      
    我的聯(lián)系方式
    
                     
                     
                       
    
                                
                                
                                
    
                                    
                                         *
                                    
                                    
                                  
    
                                  
                                  
    
                                    
                                         *
                                    
                                    
                                  
    
                                  
                                  
    
                                    
                                        
                                    
                                    
                                  
    
                                  
                                  
    
                                    
                                         *