參數(shù)資料
型號(hào)： XC4VSX25-11FFG668C
廠商： Xilinx Inc
文件頁(yè)數(shù)： 7/9頁(yè)
文件大?。?/td> 0K
描述： IC FPGA VIRTEX-4 SX 25K 668FCBGA
標(biāo)準(zhǔn)包裝： 1
系列： Virtex®-4 SX
LAB/CLB數(shù)： 2560
邏輯元件/單元數(shù)： 23040
RAM 位總計(jì)： 2359296
輸入/輸出數(shù)： 320
電源電壓： 1.14 V ~ 1.26 V
安裝類型： 表面貼裝
工作溫度： 0°C ~ 85°C
封裝/外殼： 668-BBGA，F(xiàn)CBGA
供應(yīng)商設(shè)備封裝： 668-FCBGA
配用： HW-AFX-FF668-400-ND - BOARD DEV VIRTEX 4 FF668
Virtex-4 Family Overview
DS112 (v3.1) August 30, 2010
Product Specification
7
R
Application Notes and Reference Designs
Application notes and reference designs written specifically for the Virtex-4 family are available on the Xilinx web site at
Virtex-4 Device and Package Combinations and Maximum I/Os
Virtex-4 FPGA Ordering Information
Virtex-4 FPGA ordering information shown in Figure 1 applies to all packages including Pb-Free.
Table 2: Virtex-4 Device and Package Combinations and Maximum Available I/Os
Package(1,2)
SF363
SFG363
FF668
FFG668
FF672
FFG672
FF676
FFG676
FF1148
FFG1148
FF1152
FFG1152
FF1513
FFG1513
FF1517
FFG1517
Size
17x17
27x27
27 x 27
35x35
40x40
Device
MGTs
I/O
MGTs
I/O
MGTs
I/O
MGTs
I/O
MGTs
I/O
MGTs
I/O
MGTs
I/O
MGTs
I/O
XC4VLX15
N/A
240
N/A
320
N/A
320
XC4VLX25
N/A
240
N/A
448
XC4VLX40
N/A
448
N/A
640
XC4VLX60
N/A
448
N/A
640
XC4VLX80
N/A
768
XC4VLX100
N/A
768
N/A
960
XC4VLX160
N/A
768
N/A
960
XC4VLX200
N/A
960
XC4VSX25
N/A
320
XC4VSX35
N/A
448
XC4VSX55
N/A
640
XC4VFX12
N/A
240
N/A
320
XC4VFX20
8320
XC4VFX40
12
352
12
448
XC4VFX60
12
352
16
576
XC4VFX100
20
576
20
768
XC4VFX140
24
768
Notes:
1.
All packages are also available in Pb-Free versions (SFG/FFG).
2.
Pinouts on all packages (except SF363/SFG363 and FF668/FFG668) are configured using the new, improved SparseChevron pin
layout for superior signal integrity.
Figure 1: Virtex-4 FPGA Ordering Information
Example: XC4VLX25-10FFG668CS2
Device Type
Temperature Range:
C = Commercial (TJ = 0°C to +85°C)
I = Industrial(2) (TJ = –40°C to +100°C)
Number of Pins
Step Identification Version(1)
Package Type
Speed Grade
(-10, -11, -12(2))
Pb-Free
DS112_01_112806
Notes:
1) The step identification version is optional and is not specified unless
a particular device stepping is required. Refer to the Virtex-4 Data
Sheet (DS302) for additional information on step ordering codes.
2) -12 devices not available in Industrial grade.
相關(guān)PDF資料
PDF描述
AMM36DSXH CONN EDGECARD 72POS DIP .156 SLD
24LC1025T-I/SM IC EEPROM 1MBIT 400KHZ 8SOIC
AMM36DRXN CONN EDGECARD 72POS DIP .156 SLD
24AA1025T-I/SM IC EEPROM 1MBIT 400KHZ 8SOIC
AMM36DRXH CONN EDGECARD 72POS DIP .156 SLD
相關(guān)代理商/技術(shù)參數(shù)
參數(shù)描述
XC4VSX25-11FFG668I 功能描述:IC FPGA VIRTEX-4 SX 25K 668FCBGA RoHS:是 類別:集成電路 (IC) >> 嵌入式 - FPGA（現(xiàn)場(chǎng)可編程門陣列） 系列:Virtex®-4 SX 產(chǎn)品變化通告:Step Intro and Pkg Change 11/March/2008 標(biāo)準(zhǔn)包裝:1 系列:Virtex®-5 SXT LAB/CLB數(shù):4080 邏輯元件/單元數(shù):52224 RAM 位總計(jì):4866048 輸入/輸出數(shù):480 門數(shù):- 電源電壓:0.95 V ~ 1.05 V 安裝類型:表面貼裝 工作溫度:-40°C ~ 100°C 封裝/外殼:1136-BBGA，F(xiàn)CBGA 供應(yīng)商設(shè)備封裝:1136-FCBGA 配用:568-5088-ND - BOARD DEMO DAC1408D750122-1796-ND - EVALUATION PLATFORM VIRTEX-5
XC4VSX25-12FF668C 制造商:Xilinx 功能描述:FPGA VIRTEX-4 23040 CELLS 90NM 1.2V 668FCBGA - Trays
XC4VSX25-12FFG668C 功能描述:IC FPGA VIRTEX-4 SX 25K 668FCBGA RoHS:是 類別:集成電路 (IC) >> 嵌入式 - FPGA（現(xiàn)場(chǎng)可編程門陣列） 系列:Virtex®-4 SX 產(chǎn)品變化通告:Step Intro and Pkg Change 11/March/2008 標(biāo)準(zhǔn)包裝:1 系列:Virtex®-5 SXT LAB/CLB數(shù):4080 邏輯元件/單元數(shù):52224 RAM 位總計(jì):4866048 輸入/輸出數(shù):480 門數(shù):- 電源電壓:0.95 V ~ 1.05 V 安裝類型:表面貼裝 工作溫度:-40°C ~ 100°C 封裝/外殼:1136-BBGA，F(xiàn)CBGA 供應(yīng)商設(shè)備封裝:1136-FCBGA 配用:568-5088-ND - BOARD DEMO DAC1408D750122-1796-ND - EVALUATION PLATFORM VIRTEX-5
XC4VSX35 制造商:XILINX 制造商全稱:XILINX 功能描述:DC and Switching Characteristics
XC4VSX35-10FF668C 制造商:Xilinx 功能描述:FPGA VIRTEX-4 34560 CELLS 90NM 1.2V 668FCBGA - Trays
發(fā)布緊急采購(gòu)，3分鐘左右您將得到回復(fù)。

采購(gòu)需求

(若只采購(gòu)一條型號(hào)，填寫一行即可)

發(fā)布成功！您可以繼續(xù)發(fā)布采購(gòu)。也可以進(jìn)入我的后臺(tái)，查看報(bào)價(jià)

發(fā)布成功！您可以繼續(xù)發(fā)布采購(gòu)。也可以進(jìn)入我的后臺(tái)，查看報(bào)價(jià)

*型號(hào) *數(shù)量 廠商 批號(hào) 封裝
添加更多采購(gòu)

我的聯(lián)系方式

*
*
*