- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄4164 > XC4008E-4PQ208I (Xilinx Inc)IC FPGA I-TEMP 5V 4SPD 208-PQFP PDF資料下載
參數(shù)資料
| 型號(hào)： | XC4008E-4PQ208I |
| 廠商： | Xilinx Inc |
| 文件頁(yè)數(shù)： | 61/68頁(yè) |
| 文件大?。?/td> | 0K |
| 描述： | IC FPGA I-TEMP 5V 4SPD 208-PQFP |
| 產(chǎn)品變化通告： | XC4000(XL,XLA,E) Discontinuation 15/Nov/2004 |
| 標(biāo)準(zhǔn)包裝： | 24 |
| 系列： | XC4000E/X |
| LAB/CLB數(shù)： | 324 |
| 邏輯元件/單元數(shù)： | 770 |
| RAM 位總計(jì)： | 10368 |
| 輸入/輸出數(shù)： | 144 |
| 門數(shù)： | 8000 |
| 電源電壓： | 4.5 V ~ 5.5 V |
| 安裝類型： | 表面貼裝 |
| 工作溫度： | -40°C ~ 100°C |
| 封裝/外殼： | 208-BFQFP |
| 供應(yīng)商設(shè)備封裝： | 208-PQFP（28x28） |
第1頁(yè)第2頁(yè)第3頁(yè)第4頁(yè)第5頁(yè)第6頁(yè)第7頁(yè)第8頁(yè)第9頁(yè)第10頁(yè)第11頁(yè)第12頁(yè)第13頁(yè)第14頁(yè)第15頁(yè)第16頁(yè)第17頁(yè)第18頁(yè)第19頁(yè)第20頁(yè)第21頁(yè)第22頁(yè)第23頁(yè)第24頁(yè)第25頁(yè)第26頁(yè)第27頁(yè)第28頁(yè)第29頁(yè)第30頁(yè)第31頁(yè)第32頁(yè)第33頁(yè)第34頁(yè)第35頁(yè)第36頁(yè)第37頁(yè)第38頁(yè)第39頁(yè)第40頁(yè)第41頁(yè)第42頁(yè)第43頁(yè)第44頁(yè)第45頁(yè)第46頁(yè)第47頁(yè)第48頁(yè)第49頁(yè)第50頁(yè)第51頁(yè)第52頁(yè)第53頁(yè)第54頁(yè)第55頁(yè)第56頁(yè)第57頁(yè)第58頁(yè)第59頁(yè)第60頁(yè)當(dāng)前第61頁(yè)第62頁(yè)第63頁(yè)第64頁(yè)第65頁(yè)第66頁(yè)第67頁(yè)第68頁(yè)
R
XC4000E and XC4000X Series Field Programmable Gate Arrays
6-68
May 14, 1999 (Version 1.6)
Conguration Switching Characteristics
Master Modes (XC4000E/EX)
Master Modes (XC4000XL)
Slave and Peripheral Modes (All)
Description
Symbol
Min
Max
Units
Power-On Reset
M0 = High
TPOR
10
40
ms
M0 = Low
TPOR
40
130
ms
Program Latency
TPI
30
200
s per
CLB column
CCLK (output) Delay
TICCK
40
250
s
CCLK (output) Period, slow
TCCLK
640
2000
ns
CCLK (output) Period, fast
TCCLK
80
250
ns
Description
Symbol
Min
Max
Units
Power-On Reset
M0 = High
TPOR
10
40
ms
M0 = Low
TPOR
40
130
ms
Program Latency
TPI
30
200
s per
CLB column
CCLK (output) Delay
TICCK
40
250
s
CCLK (output) Period, slow
TCCLK
540
1600
ns
CCLK (output) Period, fast
TCCLK
67
200
ns
Description
Symbol
Min
Max
Units
Power-On Reset
TPOR
10
33
ms
Program Latency
TPI
30
200
s per
CLB column
CCLK (input) Delay (required)
TICCK
4
s
CCLK (input) Period (required)
TCCLK
100
ns
VALID
PROGRAM
INIT
Vcc
PI
T
POR
T
ICCK
T
CCLK
T
CCLK OUTPUT or INPUT
M0, M1, M2
DONE RESPONSE
<300 ns
>300 ns
RE-PROGRAM
X1532
(Required)
I/O
Product Obsolete or Under Obsolescence
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| IDT71V3559S80PFGI8 | IC SRAM 4MBIT 80NS 100TQFP |
| IDT71V3559S75PFGI8 | IC SRAM 4MBIT 75NS 100TQFP |
| 487526-4 | CONN RCPT 5POS.100 SLIM W/LATCH |
| IDT71V3556S133PFGI8 | IC SRAM 4MBIT 133MHZ 100TQFP |
| IDT71V3556S100PFGI8 | IC SRAM 4MBIT 100MHZ 100TQFP |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| XC4008E-PQ16 | 制造商:Xilinx 功能描述: |
| XC4010 | 制造商:XILINX 制造商全稱:XILINX 功能描述:Logic Cell Array Families |
| XC40103PQ208C | 制造商:XILINX 功能描述:XC4010E-3PQ208CKJ |
| XC4010-4BG225C | 制造商:Xilinx 功能描述: |
| XC4010-4PC84C | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:Field Programmable Gate Array (FPGA) |
發(fā)布緊急采購(gòu)，3分鐘左右您將得到回復(fù)。