• <rt id="7gt3q"><acronym id="7gt3q"><thead id="7gt3q"></thead></acronym></rt>
    <dd id="7gt3q"><optgroup id="7gt3q"><rt id="7gt3q"></rt></optgroup></dd>
    <dl id="7gt3q"><optgroup id="7gt3q"><span id="7gt3q"></span></optgroup></dl>
    參數(shù)資料
    型號(hào): XC3S250E-4VQ100I
    廠商: Xilinx Inc
    文件頁數(shù): 123/227頁
    文件大?。?/td> 0K
    描述: IC FPGA SPARTAN 3E 100VQFP
    標(biāo)準(zhǔn)包裝: 90
    系列: Spartan®-3E
    LAB/CLB數(shù): 612
    邏輯元件/單元數(shù): 5508
    RAM 位總計(jì): 221184
    輸入/輸出數(shù): 66
    門數(shù): 250000
    電源電壓: 1.14 V ~ 1.26 V
    安裝類型: 表面貼裝
    工作溫度: -40°C ~ 100°C
    封裝/外殼: 100-TQFP
    供應(yīng)商設(shè)備封裝: 100-VQFP(14x14)
    第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁當(dāng)前第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁第199頁第200頁第201頁第202頁第203頁第204頁第205頁第206頁第207頁第208頁第209頁第210頁第211頁第212頁第213頁第214頁第215頁第216頁第217頁第218頁第219頁第220頁第221頁第222頁第223頁第224頁第225頁第226頁第227頁
    Spartan-3E FPGA Family: Pinout Descriptions
    DS312 (v4.1) July 19, 2013
    Product Specification
    209
    FG400: 400-ball Fine-pitch Ball Grid Array
    The 400-ball fine-pitch ball grid array, FG400, supports two
    different Spartan-3E FPGAs, including the XC3S1200E and
    the XC3S1600E. Both devices share a common footprint for
    this package as shown in Table 152 and Figure 87.
    Table 152 lists all the FG400 package pins. They are sorted
    by bank number and then by pin name. Pairs of pins that
    form a differential I/O pair appear together in the table. The
    table also shows the pin number for each pin and the pin
    type, as defined earlier.
    An electronic version of this package pinout table and
    footprint diagram is available for download from the Xilinx
    website at:
    Pinout Table
    Table 152: FG400 Package Pinout
    Bank
    XC3S1200E
    XC3S1600E
    Pin Name
    FG400
    Ball
    Type
    0
    IO
    A3
    I/O
    0
    IO
    A8
    I/O
    0
    IO
    A12
    I/O
    0
    IO
    C7
    I/O
    0
    IO
    C10
    I/O
    0
    IO
    E8
    I/O
    0
    IO
    E13
    I/O
    0
    IO
    E16
    I/O
    0
    IO
    F13
    I/O
    0
    IO
    F14
    I/O
    0
    IO
    G7
    I/O
    0
    IO/VREF_0
    C11
    VREF
    0
    IO_L01N_0
    B17
    I/O
    0
    IO_L01P_0
    C17
    I/O
    0
    IO_L03N_0/VREF_0
    A18
    VREF
    0
    IO_L03P_0
    A19
    I/O
    0
    IO_L04N_0
    A17
    I/O
    0
    IO_L04P_0
    A16
    I/O
    0
    IO_L06N_0
    A15
    I/O
    0
    IO_L06P_0
    B15
    I/O
    0
    IO_L07N_0
    C14
    I/O
    0
    IO_L07P_0
    D14
    I/O
    0
    IO_L09N_0/VREF_0
    A13
    VREF
    0
    IO_L09P_0
    A14
    I/O
    0
    IO_L10N_0
    B13
    I/O
    0
    IO_L10P_0
    C13
    I/O
    0
    IO_L12N_0
    C12
    I/O
    0
    IO_L12P_0
    D12
    I/O
    0
    IO_L13N_0
    E12
    I/O
    0
    IO_L13P_0
    F12
    I/O
    0
    IO_L15N_0/GCLK5
    G11
    GCLK
    0
    IO_L15P_0/GCLK4
    F11
    GCLK
    0
    IO_L16N_0/GCLK7
    E10
    GCLK
    0
    IO_L16P_0/GCLK6
    E11
    GCLK
    0
    IO_L18N_0/GCLK11
    A9
    GCLK
    0
    IO_L18P_0/GCLK10
    A10
    GCLK
    0
    IO_L19N_0
    F9
    I/O
    0
    IO_L19P_0
    E9
    I/O
    0
    IO_L21N_0
    C9
    I/O
    0
    IO_L21P_0
    D9
    I/O
    0
    IO_L22N_0/VREF_0
    B8
    VREF
    0
    IO_L22P_0
    B9
    I/O
    0
    IO_L24N_0/VREF_0
    F7
    VREF
    0
    IO_L24P_0
    F8
    I/O
    0
    IO_L25N_0
    A6
    I/O
    0
    IO_L25P_0
    A7
    I/O
    0
    IO_L27N_0
    B5
    I/O
    0
    IO_L27P_0
    B6
    I/O
    0
    IO_L28N_0
    D6
    I/O
    0
    IO_L28P_0
    C6
    I/O
    0
    IO_L30N_0/VREF_0
    C5
    VREF
    0
    IO_L30P_0
    D5
    I/O
    0
    IO_L31N_0
    A2
    I/O
    0
    IO_L31P_0
    B2
    I/O
    0
    IO_L32N_0/HSWAP
    D4
    DUAL
    0
    IO_L32P_0
    C4
    I/O
    0IP
    B18
    INPUT
    0IP
    E5
    INPUT
    0
    IP_L02N_0
    C16
    INPUT
    0
    IP_L02P_0
    D16
    INPUT
    0
    IP_L05N_0
    D15
    INPUT
    0
    IP_L05P_0
    C15
    INPUT
    0
    IP_L08N_0
    E14
    INPUT
    0
    IP_L08P_0
    E15
    INPUT
    0
    IP_L11N_0
    G14
    INPUT
    0
    IP_L11P_0
    G13
    INPUT
    0
    IP_L14N_0
    B11
    INPUT
    0
    IP_L14P_0
    B12
    INPUT
    0
    IP_L17N_0/GCLK9
    G10
    GCLK
    Table 152: FG400 Package Pinout (Cont’d)
    Bank
    XC3S1200E
    XC3S1600E
    Pin Name
    FG400
    Ball
    Type
    相關(guān)PDF資料
    PDF描述
    24AA32AT-I/ST IC EEPROM 32KBIT 400KHZ 8TSSOP
    24LC32AT-I/ST IC EEPROM 32KBIT 400KHZ 8TSSOP
    93C66B-E/P IC EEPROM 4KBIT 2MHZ 8DIP
    XC3S250E-5VQG100C IC FPGA SPARTAN-3E 250K 100-VQFP
    93C66A-E/P IC EEPROM 4KBIT 2MHZ 8DIP
    相關(guān)代理商/技術(shù)參數(shù)
    參數(shù)描述
    XC3S250E-4VQG100C 功能描述:IC SPARTAN-3E FPGA 250K 100VQFP RoHS:是 類別:集成電路 (IC) >> 嵌入式 - FPGA(現(xiàn)場可編程門陣列) 系列:Spartan®-3E 標(biāo)準(zhǔn)包裝:60 系列:XP LAB/CLB數(shù):- 邏輯元件/單元數(shù):10000 RAM 位總計(jì):221184 輸入/輸出數(shù):244 門數(shù):- 電源電壓:1.71 V ~ 3.465 V 安裝類型:表面貼裝 工作溫度:0°C ~ 85°C 封裝/外殼:388-BBGA 供應(yīng)商設(shè)備封裝:388-FPBGA(23x23) 其它名稱:220-1241
    XC3S250E-4VQG100I 功能描述:IC FPGA SPARTAN-3E 250K 100-VQFP RoHS:是 類別:集成電路 (IC) >> 嵌入式 - FPGA(現(xiàn)場可編程門陣列) 系列:Spartan®-3E 標(biāo)準(zhǔn)包裝:40 系列:Spartan® 6 LX LAB/CLB數(shù):3411 邏輯元件/單元數(shù):43661 RAM 位總計(jì):2138112 輸入/輸出數(shù):358 門數(shù):- 電源電壓:1.14 V ~ 1.26 V 安裝類型:表面貼裝 工作溫度:-40°C ~ 100°C 封裝/外殼:676-BGA 供應(yīng)商設(shè)備封裝:676-FBGA(27x27)
    XC3S250E-5CP132C 制造商:Xilinx 功能描述:FPGA SPARTAN-3E 250K GATES 5508 CELLS 657MHZ 90NM 1.2V 132CS - Trays
    XC3S250E-5CP132I 制造商:XILINX 制造商全稱:XILINX 功能描述:Spartan-3E FPGA Family
    XC3S250E-5CPG132C 功能描述:IC FPGA SPARTAN-3E 250K 132CSBGA RoHS:是 類別:集成電路 (IC) >> 嵌入式 - FPGA(現(xiàn)場可編程門陣列) 系列:Spartan®-3E 標(biāo)準(zhǔn)包裝:40 系列:Spartan® 6 LX LAB/CLB數(shù):3411 邏輯元件/單元數(shù):43661 RAM 位總計(jì):2138112 輸入/輸出數(shù):358 門數(shù):- 電源電壓:1.14 V ~ 1.26 V 安裝類型:表面貼裝 工作溫度:-40°C ~ 100°C 封裝/外殼:676-BGA 供應(yīng)商設(shè)備封裝:676-FBGA(27x27)