- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄4293 > XC2S30-6CS144C (Xilinx Inc)IC FPGA 2.5V C-TEMP 144-CSBGA PDF資料下載
參數(shù)資料
| 型號： | XC2S30-6CS144C |
| 廠商： | Xilinx Inc |
| 文件頁數(shù)： | 52/99頁 |
| 文件大小： | 0K |
| 描述： | IC FPGA 2.5V C-TEMP 144-CSBGA |
| 標(biāo)準(zhǔn)包裝： | 198 |
| 系列： | Spartan®-II |
| LAB/CLB數(shù)： | 216 |
| 邏輯元件/單元數(shù)： | 972 |
| RAM 位總計(jì)： | 24576 |
| 輸入/輸出數(shù)： | 92 |
| 門數(shù)： | 30000 |
| 電源電壓： | 2.375 V ~ 2.625 V |
| 安裝類型： | 表面貼裝 |
| 工作溫度： | 0°C ~ 85°C |
| 封裝/外殼： | 144-TFBGA，CSPBGA |
| 供應(yīng)商設(shè)備封裝： | 144-LCSBGA（12x12） |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁當(dāng)前第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁
Spartan-II FPGA Family: DC and Switching Characteristics
DS001-3 (v2.8) June 13, 2008
Module 3 of 4
Product Specification
56
R
IOB Input Switching Characteristics(1)
Input delays associated with the pad are specified for LVTTL levels. For other standards, adjust the delays with the values
Symbol
Description
Device
Speed Grade
Units
-6
-5
Min
Max
Min
Max
Propagation Delays
TIOPI
Pad to I output, no delay
All
-
0.8
-
1.0
ns
TIOPID
Pad to I output, with delay
All
-
1.5
-
1.8
ns
TIOPLI
Pad to output IQ via transparent latch,
no delay
All
-
1.7
-
2.0
ns
TIOPLID
Pad to output IQ via transparent latch,
with delay
XC2S15
-
3.8
-
4.5
ns
XC2S30
-
3.8
-
4.5
ns
XC2S50
-
3.8
-
4.5
ns
XC2S100
-
3.8
-
4.5
ns
XC2S150
-
4.0
-
4.7
ns
XC2S200
-
4.0
-
4.7
ns
Sequential Delays
TIOCKIQ
Clock CLK to output IQ
All
-
0.7
-
0.8
ns
Setup/Hold Times with Respect to Clock CLK(2)
TIOPICK / TIOICKP
Pad, no delay
All
1.7 / 0
-
1.9 / 0
-
ns
TIOPICKD / TIOICKPD Pad, with delay(1)
XC2S15
3.8 / 0
-
4.4 / 0
-
ns
XC2S30
3.8 / 0
-
4.4 / 0
-
ns
XC2S50
3.8 / 0
-
4.4 / 0
-
ns
XC2S100
3.8 / 0
-
4.4 / 0
-
ns
XC2S150
3.9 / 0
-
4.6 / 0
-
ns
XC2S200
3.9 / 0
-
4.6 / 0
-
ns
TIOICECK / TIOCKICE ICE input
All
0.9 / 0.01
-
0.9 / 0.01
-
ns
Set/Reset Delays
TIOSRCKI
SR input (IFF, synchronous)
All
-
1.1
-
1.2
ns
TIOSRIQ
SR input to IQ (asynchronous)
All
-
1.5
-
1.7
ns
TGSRQ
GSR to output IQ
All
-
9.9
-
11.7
ns
Notes:
1.
Input timing for LVTTL is measured at 1.4V. For other I/O standards, see the table "Delay Measurement Methodology," page 60.
2.
A zero hold time listing indicates no hold time or a negative hold time.
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| XC2S30-5CS144I | IC FPGA 2.5V I-TEMP 144-CSBGA |
| ACB50DHBN | CONN EDGECARD 100PS R/A .050 DIP |
| XA3S50-4PQG208I | IC FPGA SPARTAN-3 50K 208-PQFP |
| XC3S200A-4VQ100I | IC FPGA SPARTAN 3 100VQFP |
| XC3S100E-4TQ144I | IC FPGA SPARTAN 3E 144TQFP |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| XC2S30-6CS144I | 制造商:XILINX 制造商全稱:XILINX 功能描述:Spartan-II 2.5V FPGA Family:Introduction and Ordering Information |
| XC2S30-6CSG144C | 制造商:Xilinx 功能描述:FPGA SPARTAN-II 30K GATES 972 CELLS 263MHZ 2.5V 144CSBGA - Trays |
| XC2S30-6CSG144I | 制造商:XILINX 制造商全稱:XILINX 功能描述:Spartan-II FPGA Family |
| XC2S30-6FG256C | 制造商:XILINX 制造商全稱:XILINX 功能描述:Spartan-II 2.5V FPGA Family:Introduction and Ordering Information |
| XC2S30-6FG256I | 制造商:XILINX 制造商全稱:XILINX 功能描述:Spartan-II 2.5V FPGA Family:Introduction and Ordering Information |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。