參數資料
型號： XC2S100E-6PQG208C
廠商： Xilinx Inc
文件頁數： 39/108頁
文件大?。?/td> 0K
描述： IC FPGA 1.8V 600 CLB'S 208-PQFP
產品變化通告： FPGA Family Discontinuation 18/Apr/2011
標準包裝： 24
系列： Spartan®-IIE
LAB/CLB數： 600
邏輯元件/單元數： 2700
RAM 位總計： 40960
輸入/輸出數： 146
門數： 100000
電源電壓： 1.71 V ~ 1.89 V
安裝類型： 表面貼裝
工作溫度： 0°C ~ 85°C
封裝/外殼： 208-BFQFP
供應商設備封裝： 208-PQFP（28x28）
36
DS077-3 (v3.0) August 9, 2013
Product Specification
Spartan-IIE FPGA Family: DC and Switching Characteristics
R
— OBSOLETE — OBSOLETE — OBSOLETE — OBSOLETE —
Global Clock Setup and Hold for LVTTL Standard, with DLL (Pin-to-Pin)
Global Clock Setup and Hold for LVTTL Standard, without DLL (Pin-to-Pin)
Symbol
Description
Speed Grade
Units
-7
-6
Min
TPSDLL / TPHDLL
Input setup and hold time relative to global clock input signal
for LVTTL standard, no delay, IFF,(1) with DLL
1.6 / 0
1.7 / 0
ns
Notes:
1.
IFF = Input Flip-Flop or Latch
2.
Setup time is measured relative to the Global Clock input signal with the fastest route and the lightest load. Hold time is measured
relative to the Global Clock input signal with the slowest route and heaviest load.
3.
DLL output jitter is already included in the timing calculation.
4.
For data input with different standards, adjust the setup time delay by the values shown in IOB Input Delay Adjustments for Different
Standards, page 38. For a global clock input with standards other than LVTTL, adjust delays with values from the I/O Standard
5.
A zero hold time listing indicates no hold time or a negative hold time.
Symbol
Description
Device
Speed Grade
Units
-7
-6
Min
TPSFD / TPHFD
Input setup and hold time relative
to global clock input signal for
LVTTL standard, with delay, IFF,(1)
without DLL
XC2S50E
1.8 / 0
ns
XC2S100E
1.8 / 0
ns
XC2S150E
1.9 / 0
ns
XC2S200E
1.9 / 0
ns
XC2S300E
2.0 / 0
ns
XC2S400E
2.0 / 0
ns
XC2S600E
2.1 / 0
ns
Notes:
1.
IFF = Input Flip-Flop or Latch
2.
Setup time is measured relative to the Global Clock input signal with the fastest route and the lightest load. Hold time is measured
relative to the Global Clock input signal with the slowest route and heaviest load.
3.
For data input with different standards, adjust the setup time delay by the values shown in IOB Input Delay Adjustments for Different
Standards, page 38. For a global clock input with standards other than LVTTL, adjust delays with values from the I/O Standard
相關PDF資料
PDF描述
XC2S100E-6PQ208C IC FPGA 1.8V 600 CLB'S 208-PQFP
XC6SLX9-3FT256I IC FPGA SPARTAN 6 256FTGBGA
93LC86C-I/SNG IC EEPROM 16KBIT 3MHZ 8SOIC
XC6SLX9-3FTG256I IC FPAG SPARTAN 6 9K 256FTGBGA
HMC40DRAS CONN EDGECARD 80POS R/A .100 SLD
相關代理商/技術參數
參數描述
XC2S100E-6PQG208I 制造商:XILINX 制造商全稱:XILINX 功能描述:Spartan-IIE FPGA
XC2S100E-6TQ144C 功能描述:IC FPGA 1.8V 600 CLB'S 144-TQFP RoHS:否 類別:集成電路 (IC) >> 嵌入式 - FPGA（現(xiàn)場可編程門陣列） 系列:Spartan®-IIE 標準包裝:40 系列:Spartan® 6 LX LAB/CLB數:3411 邏輯元件/單元數:43661 RAM 位總計:2138112 輸入/輸出數:358 門數:- 電源電壓:1.14 V ~ 1.26 V 安裝類型:表面貼裝 工作溫度:-40°C ~ 100°C 封裝/外殼:676-BGA 供應商設備封裝:676-FBGA（27x27）
XC2S100E-6TQ144C0776 制造商:Xilinx 功能描述:
XC2S100E-6TQ144I 制造商:XILINX 制造商全稱:XILINX 功能描述:Spartan-IIE 1.8V FPGA Family
XC2S100E-6TQG144C 功能描述:IC FPGA 1.8V 600 CLB'S 144-TQFP RoHS:是 類別:集成電路 (IC) >> 嵌入式 - FPGA（現(xiàn)場可編程門陣列） 系列:Spartan®-IIE 標準包裝:40 系列:Spartan® 6 LX LAB/CLB數:3411 邏輯元件/單元數:43661 RAM 位總計:2138112 輸入/輸出數:358 門數:- 電源電壓:1.14 V ~ 1.26 V 安裝類型:表面貼裝 工作溫度:-40°C ~ 100°C 封裝/外殼:676-BGA 供應商設備封裝:676-FBGA（27x27）
發(fā)布緊急采購，3分鐘左右您將得到回復。

采購需求

(若只采購一條型號，填寫一行即可)

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進入我的后臺，查看報價

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進入我的后臺，查看報價

*型號 *數量 廠商 批號 封裝
添加更多采購

我的聯(lián)系方式

*
*
*