- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄10775 > X79000V20I (Intersil)IC DAC NV SELECT OUT/MEM 20TSSOP PDF資料下載
參數(shù)資料
| 型號： | X79000V20I |
| 廠商： | Intersil |
| 文件頁數(shù)： | 14/18頁 |
| 文件大小： | 0K |
| 描述： | IC DAC NV SELECT OUT/MEM 20TSSOP |
| 標(biāo)準(zhǔn)包裝： | 75 |
| 設(shè)置時間： | 6µs |
| 位數(shù)： | 12 |
| 數(shù)據(jù)接口： | 串行 |
| 轉(zhuǎn)換器數(shù)目： | 1 |
| 電壓電源： | 單電源 |
| 工作溫度： | -40°C ~ 85°C |
| 安裝類型： | 表面貼裝 |
| 封裝/外殼： | 20-TSSOP（0.173"，4.40mm 寬） |
| 供應(yīng)商設(shè)備封裝： | 20-TSSOP |
| 包裝： | 管件 |
| 輸出數(shù)目和類型： | 1 電壓，單極 |
| 采樣率（每秒）： | 417k |
5
FN8147.0
March 17, 2005
ELECTRICAL CHARACTERISTICS (continued)
Symbol
Parameter
Min
Typ
Max
Unit
Test Conditions / Notes
Reference
Vrefout
Output Voltage at VRef at 25°C
1.20
1.21
1.22
V
-20A < I(VRef) < 0,
Vref as an output
TCOref
Temperature coefficient of VRef
output voltage
50
ppm/
°C
(5)
RVHVL
Resistance between VL and VH
9
11.4
14
k
VH & VL external
Digital Interface
tOEVALID
OE rising edge to output valid
delay
100
s
tOEDIS
OE falling edge to high impedance
output delay
100
s
Cout
SO and RDY pin capacitance
10
pF
Voltage at pin of 0V or Vcc. 1 MHz
signal. (4)
Cin
CLR, CS, SCK, A0, A1, A2, A3, A4,
A5, SI, UP, DOWN, OE
pin capacitance
8pF
IPLDN
On-chip pull down current at A0,
A1, A2, A3, A4, A5, UP, DOWN,
and CLR
0
1
20
A
Voltage at the pin between 0V and
Vcc
VILSPI
CS, SCK and SI input Low voltage
-0.8
0.2 x
Vcc
V
VIHSPI
CS, SCK and SI input High voltage
0.8 x
Vcc
Vcc +
0.3
V
IINSPI
CS, CLK and SI input current
-1
10
A
Voltage at the pin between 0V and
Vcc
VOHSO
SO output High voltage
Vcc-
0.4
Vcc
V
I(SO) = -2mA
VOLSO
SO Output Low Voltage
0
0.4
V
I(SO) = 2mA
IOZSO
SO output High impedance current
-20
+20
A
V(SO) between 0 and Vcc
VOLSO
RDY and SO output Low voltage
0
0.4
V
I(SO) or I(RDY) = 2 mA
IOHRDY
RDY output High current
0
100
A
V(RDY) = Vcc
VILCMOS
CLR, OE, UP, DOWN, A0, A1, A2,
A3, A4, and A5 input Low voltage
-0.3
0.2 x
Vcc
V
VIHCMOS
CLR, OE, UP, DOWN, A0, A1, and
A2 input High voltage
0.8 x
Vcc
Vcc +
0.3
V
VHYST
CS, SI, SCK, CLR, OE, UP and
DOWN input hysteresis
0.5
V
(5)
Power Requirements
Iccstby
Standby current into Vcc pin
2.5
mA
V(SCK) = V(SI) = 0 V, V(CS) = Vcc
Iccfull
Full operation current into Vcc pin
3
mA
2-wire interface reading from
memory, 2.5 MHz clock at SCK,
V(OE) = VCC, VFB = VBUF (2)
Iccwrite
Nonvolatile Write current into Vcc
pin
3
mA
Average during internal
non-volatile write cycle
X79000, X79001, X79002
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| VE-J63-MW-F3 | CONVERTER MOD DC/DC 24V 100W |
| ISL5961/2IA | IC DAC 14BIT 210MSPS 28-TSSOP |
| ISL5961IB | IC DAC 14BIT 130MSPS 3.3V 28SOIC |
| VE-J63-MW-F2 | CONVERTER MOD DC/DC 24V 100W |
| VE-J63-MW-F1 | CONVERTER MOD DC/DC 24V 100W |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| X79000V20IT1 | 功能描述:IC DAC NV SELECT OUT/MEM 20TSSOP RoHS:否 類別:集成電路 (IC) >> 數(shù)據(jù)采集 - 數(shù)模轉(zhuǎn)換器 系列:- 標(biāo)準(zhǔn)包裝:2,400 系列:- 設(shè)置時間:- 位數(shù):18 數(shù)據(jù)接口:串行 轉(zhuǎn)換器數(shù)目:3 電壓電源:模擬和數(shù)字 功率耗散（最大）:- 工作溫度:-40°C ~ 85°C 安裝類型:表面貼裝 封裝/外殼:36-TFBGA 供應(yīng)商設(shè)備封裝:36-TFBGA 包裝:帶卷 (TR) 輸出數(shù)目和類型:* 采樣率（每秒）:* |
| X79001 | 制造商:INTERSIL 制造商全稱:Intersil Corporation 功能描述:NV DAC with Selectable Output Range and Memory |
| X79001V20I | 功能描述:IC DAC NV SELECT OUT/MEM 20TSSOP RoHS:否 類別:集成電路 (IC) >> 數(shù)據(jù)采集 - 數(shù)模轉(zhuǎn)換器 系列:- 標(biāo)準(zhǔn)包裝:2,400 系列:- 設(shè)置時間:- 位數(shù):18 數(shù)據(jù)接口:串行 轉(zhuǎn)換器數(shù)目:3 電壓電源:模擬和數(shù)字 功率耗散（最大）:- 工作溫度:-40°C ~ 85°C 安裝類型:表面貼裝 封裝/外殼:36-TFBGA 供應(yīng)商設(shè)備封裝:36-TFBGA 包裝:帶卷 (TR) 輸出數(shù)目和類型:* 采樣率（每秒）:* |
| X79001V20IT1 | 功能描述:IC DAC NV SELECT OUT/MEM 20TSSOP RoHS:否 類別:集成電路 (IC) >> 數(shù)據(jù)采集 - 數(shù)模轉(zhuǎn)換器 系列:- 標(biāo)準(zhǔn)包裝:2,400 系列:- 設(shè)置時間:- 位數(shù):18 數(shù)據(jù)接口:串行 轉(zhuǎn)換器數(shù)目:3 電壓電源:模擬和數(shù)字 功率耗散（最大）:- 工作溫度:-40°C ~ 85°C 安裝類型:表面貼裝 封裝/外殼:36-TFBGA 供應(yīng)商設(shè)備封裝:36-TFBGA 包裝:帶卷 (TR) 輸出數(shù)目和類型:* 采樣率（每秒）:* |
| X79002 | 制造商:INTERSIL 制造商全稱:Intersil Corporation 功能描述:NV DAC with Selectable Output Range and Memory |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。