- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄200645 > UPD70F3207HGK-9ET 32-BIT, FLASH, 20 MHz, RISC MICROCONTROLLER, PQFP64 PDF資料下載
參數(shù)資料
| 型號： | UPD70F3207HGK-9ET |
| 元件分類： | 微控制器/微處理器 |
| 英文描述： | 32-BIT, FLASH, 20 MHz, RISC MICROCONTROLLER, PQFP64 |
| 封裝： | 12 X 12 MM, PLASTIC, TQFP-64 |
| 文件頁數(shù)： | 34/389頁 |
| 文件大?。?/td> | 4115K |
| 代理商： | UPD70F3207HGK-9ET |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁當(dāng)前第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁第199頁第200頁第201頁第202頁第203頁第204頁第205頁第206頁第207頁第208頁第209頁第210頁第211頁第212頁第213頁第214頁第215頁第216頁第217頁第218頁第219頁第220頁第221頁第222頁第223頁第224頁第225頁第226頁第227頁第228頁第229頁第230頁第231頁第232頁第233頁第234頁第235頁第236頁第237頁第238頁第239頁第240頁第241頁第242頁第243頁第244頁第245頁第246頁第247頁第248頁第249頁第250頁第251頁第252頁第253頁第254頁第255頁第256頁第257頁第258頁第259頁第260頁第261頁第262頁第263頁第264頁第265頁第266頁第267頁第268頁第269頁第270頁第271頁第272頁第273頁第274頁第275頁第276頁第277頁第278頁第279頁第280頁第281頁第282頁第283頁第284頁第285頁第286頁第287頁第288頁第289頁第290頁第291頁第292頁第293頁第294頁第295頁第296頁第297頁第298頁第299頁第300頁第301頁第302頁第303頁第304頁第305頁第306頁第307頁第308頁第309頁第310頁第311頁第312頁第313頁第314頁第315頁第316頁第317頁第318頁第319頁第320頁第321頁第322頁第323頁第324頁第325頁第326頁第327頁第328頁第329頁第330頁第331頁第332頁第333頁第334頁第335頁第336頁第337頁第338頁第339頁第340頁第341頁第342頁第343頁第344頁第345頁第346頁第347頁第348頁第349頁第350頁第351頁第352頁第353頁第354頁第355頁第356頁第357頁第358頁第359頁第360頁第361頁第362頁第363頁第364頁第365頁第366頁第367頁第368頁第369頁第370頁第371頁第372頁第373頁第374頁第375頁第376頁第377頁第378頁第379頁第380頁第381頁第382頁第383頁第384頁第385頁第386頁第387頁第388頁第389頁
Preliminary User’s Manual U16892EJ1V0UD
13
17.3.2
Restore .........................................................................................................................................487
17.3.3
Priorities of maskable interrupts ...................................................................................................488
17.3.4
Interrupt control register (xxlCn) ...................................................................................................492
17.3.5
Interrupt mask registers 0, 1, 3 (IMR0, IMR1, IMR3) ....................................................................494
17.3.6
In-service priority register (ISPR)..................................................................................................495
17.3.7
ID flag ...........................................................................................................................................496
17.3.8
Watchdog timer mode register 1 (WDTM1) ..................................................................................497
17.4
External Interrupt Request Input Pins (NMI, INTP0 to INTP6) ............................................. 498
17.4.1
Noise elimination ..........................................................................................................................498
17.4.2
Edge detection..............................................................................................................................498
17.5
Software Exceptions................................................................................................................ 501
17.5.1
Operation......................................................................................................................................501
17.5.2
Restore .........................................................................................................................................502
17.5.3
EP flag ..........................................................................................................................................503
17.6
Exception Trap ......................................................................................................................... 504
17.6.1
Illegal opcode ...............................................................................................................................504
17.6.2
Debug trap....................................................................................................................................506
17.7
Multiple Interrupt Servicing Control ...................................................................................... 508
17.8
Interrupt Response Time......................................................................................................... 510
17.9
Periods in Which Interrupts Are Not Acknowledged by CPU ............................................. 511
17.10 Cautions.................................................................................................................................... 511
CHAPTER 18 KEY INTERRUPT FUNCTION ......................................................................................512
18.1
Function .................................................................................................................................... 512
18.2
Register..................................................................................................................................... 513
CHAPTER 19 STANDBY FUNCTION ...................................................................................................514
19.1
Overview ................................................................................................................................... 514
19.2
Registers................................................................................................................................... 517
19.3
HALT Mode ............................................................................................................................... 520
19.3.1
Setting and operation status .........................................................................................................520
19.3.2
Releasing HALT mode .................................................................................................................520
19.4
IDLE Mode................................................................................................................................. 522
19.4.1
Setting and operation status .........................................................................................................522
19.4.2
Releasing IDLE mode...................................................................................................................522
19.5
STOP Mode ............................................................................................................................... 524
19.5.1
Setting and operation status .........................................................................................................524
19.5.2
Releasing STOP mode .................................................................................................................524
19.5.3
Securing oscillation stabilization time when STOP mode is released...........................................526
19.6
Subclock Operation Mode....................................................................................................... 527
19.6.1
Setting and operation status .........................................................................................................527
19.6.2
Releasing subclock operation mode.............................................................................................527
19.7
Sub-IDLE Mode......................................................................................................................... 529
19.7.1
Setting and operation status .........................................................................................................529
19.7.2
Releasing sub-IDLE mode............................................................................................................529
CHAPTER 20 RESET FUNCTION ........................................................................................................531
20.1
Overview ................................................................................................................................... 531
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| UPD70F3271GF-3BA | 32-BIT, FLASH, 20 MHz, RISC MICROCONTROLLER, PQFP100 |
| UPD70F3286YGJ-UEN-A | 32-BIT, FLASH, 20 MHz, RISC MICROCONTROLLER, PQFP144 |
| UPD703284GJ-XXX-UEN-A | 32-BIT, MROM, 20 MHz, RISC MICROCONTROLLER, PQFP144 |
| UPD70F3302GB-8EU | 32-BIT, FLASH, 20 MHz, RISC MICROCONTROLLER, PQFP64 |
| UPD70F3302GK-9ET | 32-BIT, FLASH, 20 MHz, RISC MICROCONTROLLER, PQFP64 |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| UPD70F3210GC-8BT | 制造商:Renesas Electronics Corporation 功能描述: |
| UPD70F3210GC-8BT-A | 制造商:Renesas Electronics Corporation 功能描述: |
| UPD70F3210GK-9EU-A | 制造商:Renesas Electronics Corporation 功能描述: |
| UPD70F3210GK-9EU-CS2.0 | 制造商:Renesas Electronics Corporation 功能描述: |
| UPD70F3210GK-9EU-CS2.0-A | 制造商:Renesas Electronics Corporation 功能描述: |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。