- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄385037 > TVP3026-135AMDN (Texas Instruments, Inc.) Video Interface Palette PDF資料下載
參數(shù)資料
| 型號： | TVP3026-135AMDN |
| 廠商： | Texas Instruments, Inc. |
| 英文描述： | Video Interface Palette |
| 中文描述： | 視頻接口面板 |
| 文件頁數(shù)： | 63/107頁 |
| 文件大?。?/td> | 513K |
| 代理商： | TVP3026-135AMDN |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁當(dāng)前第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁
3–3
3.4 Operating Characteristics
PARAMETER
TEST CONDITIONS
8/6 high
MIN
TYP
MAX
UNIT
Resolution (each DAC)
8
bits
8/6 low
6
EL
End-point linearity error
(each DAC)
8/6 high
1
LSB
8/6 low
1/4
ED
Differential linearity error
(each DAC)
8/6 high
1
LSB
8/6 low
1/4
Gray scale error
5%
White level relative to blank
17.69
19.05
20.4
mA
White level relative to black
(7.5 IRE only)
16.74
17.62
18.5
mA
Black level relative to blank
(7.5 IRE only)
0.95
1.44
1.9
mA
Output current (see Note 2)
Blank level on IOR, IOB
0
5
50
μ
A
Blank level on IOG
(with SYNC enabled)
6.29
7.6
8.96
mA
Sync level on IOG (with
SYNC enabled)
0
5
50
μ
A
One LSB (8/6 high)
69.1
μ
A
μ
A
One LSB (8/6 low)
276.4
DAC-to-DAC matching
2%
5%
DAC-to-DAC crosstalk
–20
dB
Output compliance
–1
1.2
V
Voltage reference output voltage
1.15
1.235
1.26
V
k
pF
Output impedance
50
Output capacitance
f = 1 MHz,
IOUT = 0
13
Sense voltage reference
300
350
400
mV
Clock and data feedthrough
–20
dB
Glitch area (see Note 3)
50
pV–s
Pipeline delay, VGA port
18
DOTCLK
periods
Pipeline delay, pixel port (see Note 4)
18
DOTCLK
periods
Lock time
5
ms
Pixel clock PLL,
MCLK PLL
Jitter
200
ps
NOTES:
2. Test conditions for RS343-A video signals (unless otherwise specified), see Section 3.2, Recommended
Operating Conditions using external voltage reference Vref = 1.235 V, RSET = 523
. When using the
internal voltage reference, RSET may need to be adjusted in order to meet these limits.
3. Glitch area does not include clock and data feedthrough. The – 3-dB test bandwidth is twice the clock rate.
4. Pipeline delay from pixel port depends on Latch Control Register setting. Value shown is for LCR = 0x06.
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| TVS524SM | Transient Voltage Suppressor |
| TVS410 | TRANSIENT VOLTAGE SUPPRESORS |
| TVS305 | TRANSIENT VOLTAGE SUPPRESORS |
| TVS310 | TRANSIENT VOLTAGE SUPPRESORS |
| TVS312 | TRANSIENT VOLTAGE SUPPRESORS |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| TVP3026-135APCE | 制造商:TI 制造商全稱:Texas Instruments 功能描述:Video Interface Palette |
| TVP3026-135BMDN | 制造商:TI 制造商全稱:Texas Instruments 功能描述:Video Interface Palette |
| TVP3026-135BPCE | 制造商:TI 制造商全稱:Texas Instruments 功能描述:Video Interface Palette |
| TVP3026-135MDN | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:Video DAC with Color Palette (RAMDAC) |
| TVP3026-135PCE | 制造商:Rochester Electronics LLC 功能描述:- Bulk |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。