- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄365990 > TSPC750AMGS8LE Microprocessor PDF資料下載
參數(shù)資料
| 型號(hào)： | TSPC750AMGS8LE |
| 英文描述： | Microprocessor |
| 中文描述： | 微處理器 |
| 文件頁數(shù)： | 22/44頁 |
| 文件大小： | 870K |
| 代理商： | TSPC750AMGS8LE |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁當(dāng)前第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁
22
TSPC750A/740A
2128A–HIREL–01/02
Figure10providestheSYSCLKinputtimingdiagram.
Figure10.
SYSCLKInputTimingDiagram
60xBusInputAC
Specifications
Table10providesthe60xbusinputACtimingspecificationsfortheTSPC750Aas
definedinFigure11andFigure12.InputtimingspecificationsfortheL2busarepro-
videdinL2BusInputACSpecifications.
Notes:
1. AllinputspecificationsaremeasuredfromtheTTLlevel(0.8to2.0V)ofthesignalinquestiontothe1.4Voftherisingedge
oftheinputSYSCLK.Inputandoutputtimingsaremeasuredatthepin.
2. Address/Data/TransferAttributeinputsarecomposedofthefollowing—A[0-31],AP[0-3],TT[0-4],TBST,TSIZ[0-2],GBL,
DH[0-31],DL[0-31],DP[0-7].
3. Allothersignalinputsarecomposedofthefollowing-TS,ABB,DBB,ARTRY,BG,AACK,DBG,DBWO,TA,DRTRY,TEA,
DBDIS,HRESET,SRESET,INT,SMI,MCP,TBEN,QACK,TLBISYNC.
4. ThesetupandholdtimeiswithrespecttotherisingedgeofHRESET(seeFigure12).
5. t
sysclk
istheperiodoftheexternalclock(SYSCLK)innanoseconds(ns).Thenumbersgiveninthetablemustbemultiplied
bytheperiodofSYSCLKtocomputetheactualtimeduration(innanoseconds)oftheparameterinquestion.
6. Guaranteedbydesignandcharacterization.
7. Thisspecificationisforconfigurationmodeselectonly.AlsonotethattheHRESETmustbeheldassertedforaminimumof
255busclocksafterthePLLre-locktimeduringthepower-onresetsequence.
VM
VM = Midpoint Voltage (1.4V)
2
3
CVIL
CVIH
1
SYSCLK
VM
VM
4
4
Table10.
60xBusInputACTimingSpecifications
(1)
V
DD
=AV
DD
=L2AV
DD
=2.6V
DC
±
100mV,OV
DD
=L2OV
DD
=3.3±5%V
DC
,GND=0V
DC
,-55
≤
T
j
<125
°
C
Num
Characteristic
200,233,266MHz
Unit
Notes
Min
Max
10a
Address/Data/TransferAttributeInputsValidtoSYSCLK(Input
Setup)
2.5
-
ns
2
10b
AllOtherInputsValidtoSYSCLK(InputSetup)
3.0
-
ns
3
10c
ModeselectinputsetuptoHRESET(DRTRY,TLBISYNC)
8
-
t
sysclk
4,5,6,7
11a
SYSCLKtoAddress/Data/TransferAttributeInputsInvalid
(InputHold)
1.0
-
ns
2
11b
SYSCLKtoAllOtherInputsInvalid(InputHold)
1.0
-
ns
3
11c
HRESETtomodeselectinputhold(DRTRY,TLBISYNC)
0
-
ns
4,6,7
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| TSPC750AMGS8LH | Microprocessor |
| TSPC750AMGU12LH | Microprocessor |
| TSPC750AMGU8LE | Microprocessor |
| TSPC750AMGU8LH | Microprocessor |
| TSPC750AVG10LE | Microprocessor |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| TSPC750AMGS8LH | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:Microprocessor |
| TSPC750AMGSB/Q10LE | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:Microprocessor |
| TSPC750AMGSB/Q10LH | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:Microprocessor |
| TSPC750AMGSB/Q12LE | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:Microprocessor |
| TSPC750AMGSB/Q12LH | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:Microprocessor |
發(fā)布緊急采購(gòu)，3分鐘左右您將得到回復(fù)。