- 您現在的位置：買賣IC網 > PDF目錄382627 > TMX320R2812PBKQ (Texas Instruments, Inc.) TMS320R2811, TMS320R2812 Digital Signal Processors PDF資料下載
參數資料
| 型號： | TMX320R2812PBKQ |
| 廠商： | Texas Instruments, Inc. |
| 元件分類： | 數字信號處理 |
| 英文描述： | TMS320R2811, TMS320R2812 Digital Signal Processors |
| 中文描述： | TMS320R2811，TMS320R2812數字信號處理器 |
| 文件頁數： | 135/147頁 |
| 文件大?。?/td> | 2021K |
| 代理商： | TMX320R2812PBKQ |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁當前第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁
Electrical Specifications
135
June 2004
SPRS257
6.30
Multichannel Buffered Serial Port (McBSP) Timing
6.30.1
McBSP Transmit and Receive Timing
Table 6
43. McBSP Timing Requirements
NO.
MIN
MAX
UNIT
kHz
MHz
ns
ms
ns
ns
ns
ns
McBSP module clock (CLKG CLKX CLKR) range
McBSP module clock (CLKG, CLKX, CLKR) range
1
20
§
McBSP module cycle time (CLKG CLKX CLKR) range
McBSP module cycle time (CLKG, CLKX, CLKR) range
50
1
M11
M12
M13
M14
t
c(CKRX)
t
w(CKRX)
t
r(CKRX)
t
f(CKRX)
Cycle time, CLKR/X
Pulse duration, CLKR/X high or CLKR/X low
Rise time, CLKR/X
Fall time, CLKR/X
CLKR/X ext
CLKR/X ext
CLKR/X ext
CLKR/X ext
2P
P-7
7
7
M15
t
su(FRH-CKRL)
Setup time external FSR high before CLKR low
Setup time, external FSR high before CLKR low
CLKR int
CLKR ext
CLKR int
CLKR ext
CLKR int
CLKR ext
CLKR int
CLKR ext
CLKX int
CLKX ext
CLKX int
CLKX ext
18
2
0
6
18
2
0
6
18
2
0
6
ns
M16
t
h(CKRL-FRH)
Hold time external FSR high after CLKR low
Hold time, external FSR high after CLKR low
ns
M17
t
su(DRV-CKRL)
Setup time DR valid before CLKR low
Setup time, DR valid before CLKR low
ns
M18
t
h(CKRL-DRV)
Hold time DR valid after CLKR low
Hold time, DR valid after CLKR low
ns
M19
t
su(FXH-CKXL)
Setup time external FSX high before CLKX low
Setup time, external FSX high before CLKX low
ns
M20
t
h(CKXL-FXH)
Hold time external FSX high after CLKX low
Hold time, external FSX high after CLKX low
ns
Polarity bits CLKRP = CLKXP = FSRP = FSXP = 0. If the polarity of any of the signals is inverted, then the timing references of
that signal are
also inverted.
2P = 1/CLKG in ns. CLKG is the output of sample rate generator mux. CLKG =
CCLKGDV).
(1
CLKSRG can be LSPCLK, CLKX, CLKR as source. CLKSRG
≤
(SYSCLKOUT/2). McBSP performance is limited by I/O buffer switching speed.
§
Internal clock prescalers must be adjusted such that the McBSP clock (CLKG, CLKX, CLKR) speeds are not greater than the I/O buffer speed
limit (20 MHz).
A
相關PDF資料 |
PDF描述 |
|---|---|
| TMX320R2812PBKS | TMS320R2811, TMS320R2812 Digital Signal Processors |
| TMX320R2812PGFA | TMS320R2811, TMS320R2812 Digital Signal Processors |
| TMX320R2812PGFQ | TMS320R2811, TMS320R2812 Digital Signal Processors |
| TMX320R2812PGFS | TMS320R2811, TMS320R2812 Digital Signal Processors |
| TMX320R2812ZHHA | TMS320R2811, TMS320R2812 Digital Signal Processors |
相關代理商/技術參數 |
參數描述 |
|---|---|
| TMX320R2812PBKS | 制造商:TI 制造商全稱:Texas Instruments 功能描述:TMS320R2811, TMS320R2812 Digital Signal Processors |
| TMX320R2812PGFA | 制造商:TI 制造商全稱:Texas Instruments 功能描述:TMS320R2811, TMS320R2812 Digital Signal Processors |
| TMX320R2812PGFQ | 制造商:TI 制造商全稱:Texas Instruments 功能描述:TMS320R2811, TMS320R2812 Digital Signal Processors |
| TMX320R2812PGFS | 制造商:TI 制造商全稱:Texas Instruments 功能描述:TMS320R2811, TMS320R2812 Digital Signal Processors |
| TMX320R2812ZHHA | 制造商:TI 制造商全稱:Texas Instruments 功能描述:TMS320R2811, TMS320R2812 Digital Signal Processors |
發(fā)布緊急采購，3分鐘左右您將得到回復。