參數(shù)資料
型號(hào)： TMX320DM648ZUT720
廠商： Texas Instruments, Inc.
英文描述： Digital Media Processor
中文描述： 數(shù)字媒體處理器
文件頁(yè)數(shù)： 26/166頁(yè)
文件大?。?/td> 1341K
代理商： TMX320DM648ZUT720
第1頁(yè)第2頁(yè)第3頁(yè)第4頁(yè)第5頁(yè)第6頁(yè)第7頁(yè)第8頁(yè)第9頁(yè)第10頁(yè)第11頁(yè)第12頁(yè)第13頁(yè)第14頁(yè)第15頁(yè)第16頁(yè)第17頁(yè)第18頁(yè)第19頁(yè)第20頁(yè)第21頁(yè)第22頁(yè)第23頁(yè)第24頁(yè)第25頁(yè)當(dāng)前第26頁(yè)第27頁(yè)第28頁(yè)第29頁(yè)第30頁(yè)第31頁(yè)第32頁(yè)第33頁(yè)第34頁(yè)第35頁(yè)第36頁(yè)第37頁(yè)第38頁(yè)第39頁(yè)第40頁(yè)第41頁(yè)第42頁(yè)第43頁(yè)第44頁(yè)第45頁(yè)第46頁(yè)第47頁(yè)第48頁(yè)第49頁(yè)第50頁(yè)第51頁(yè)第52頁(yè)第53頁(yè)第54頁(yè)第55頁(yè)第56頁(yè)第57頁(yè)第58頁(yè)第59頁(yè)第60頁(yè)第61頁(yè)第62頁(yè)第63頁(yè)第64頁(yè)第65頁(yè)第66頁(yè)第67頁(yè)第68頁(yè)第69頁(yè)第70頁(yè)第71頁(yè)第72頁(yè)第73頁(yè)第74頁(yè)第75頁(yè)第76頁(yè)第77頁(yè)第78頁(yè)第79頁(yè)第80頁(yè)第81頁(yè)第82頁(yè)第83頁(yè)第84頁(yè)第85頁(yè)第86頁(yè)第87頁(yè)第88頁(yè)第89頁(yè)第90頁(yè)第91頁(yè)第92頁(yè)第93頁(yè)第94頁(yè)第95頁(yè)第96頁(yè)第97頁(yè)第98頁(yè)第99頁(yè)第100頁(yè)第101頁(yè)第102頁(yè)第103頁(yè)第104頁(yè)第105頁(yè)第106頁(yè)第107頁(yè)第108頁(yè)第109頁(yè)第110頁(yè)第111頁(yè)第112頁(yè)第113頁(yè)第114頁(yè)第115頁(yè)第116頁(yè)第117頁(yè)第118頁(yè)第119頁(yè)第120頁(yè)第121頁(yè)第122頁(yè)第123頁(yè)第124頁(yè)第125頁(yè)第126頁(yè)第127頁(yè)第128頁(yè)第129頁(yè)第130頁(yè)第131頁(yè)第132頁(yè)第133頁(yè)第134頁(yè)第135頁(yè)第136頁(yè)第137頁(yè)第138頁(yè)第139頁(yè)第140頁(yè)第141頁(yè)第142頁(yè)第143頁(yè)第144頁(yè)第145頁(yè)第146頁(yè)第147頁(yè)第148頁(yè)第149頁(yè)第150頁(yè)第151頁(yè)第152頁(yè)第153頁(yè)第154頁(yè)第155頁(yè)第156頁(yè)第157頁(yè)第158頁(yè)第159頁(yè)第160頁(yè)第161頁(yè)第162頁(yè)第163頁(yè)第164頁(yè)第165頁(yè)第166頁(yè)
www.ti.com
P
TMS320DM647/TMS320DM648
Digital Media Processor
SPRS372–MAY 2007
Table 2-4. TERMINAL FUNCTIONS (continued)
TERMINAL NAME
NO
TYPE
INTERNAL
PULLUP/
PULLDOWN
IPU
IPD
IPD
IPD
IPD
IPD
IPD
IPD
IPD
IPD
IPD
IPD
IPD
IPD
IPD
IPD
IPD
OPER
VOLT
DESCRIPTION
VP2CTL2/VSCRUN
VP2D02
VP2D03
VP2D04
VP2D05
VP2D06
VP2D07
VP2D08
VP2D09
VP2D12/VRXD0
VP2D13/VRXD1
VP2D14/VRXD2
VP2D15/VRXD3
VP2D16/VTXD0
VP2D17/VTXD1
VP2D18/VTXD2
VP2D19/VTXD3
Y1
W5
AA2
Y3
U6
Y2
W3
V5
W4
W2
V3
V4
U1
U3
U2
U5
U4
I/O/Z
I/O/Z
I/O/Z
I/O/Z
I/O/Z
I/O/Z
I/O/Z
I/O/Z
I/O/Z
I/O/Z
I/O/Z
I/O/Z
I/O/Z
I/O/Z
I/O/Z
I/O/Z
I/O/Z
3.3 V
3.3 V
3.3 V
3.3 V
3.3 V
3.3 V
3.3 V
3.3 V
3.3 V
3.3 V
3.3 V
3.3 V
3.3 V
3.3 V
3.3 V
3.3 V
3.3 V
Video Port 2 Control 2 or VLYNQ serial clock run request (I/O)
Video Port 2 Data 2
Video Port 2 Data 3
Video Port 2 Data 4
Video Port 2 Data 5
Video Port 2 Data 6
Video Port 2 Data 7
Video Port 2 Data 8
Video Port 2 Data 9
Video Port 2 Data 12 or VLYNQ receive data pin [0] (I)
Video Port 2 Data 13 or VLYNQ receive data pin [1] (I)
Video Port 2 Data 14 or VLYNQ receive data pin [2] (I)
Video Port 2 Data 15 or VLYNQ receive data pin [3] (I)
Video Port 2 Data 16 or VLYNQ transmit data pin [0] (O)
Video Port 2 Data 17 or VLYNQ transmit data pin [1] (O)
Video Port 2 Data 18 or VLYNQ transmit data pin [2] (O)
Video Port 2 Data 19 or VLYNQ transmit data pin [3] (O)
VIDEO PORT 3 OR EMIFA
3.3 V
Video Port 3 Clock 0 (I) or EMIFA external input clock (I)
3.3 V
Video Port 3 Clock 1 or EMIFA output clock (O/Z)
VP3CLK0/AECLKIN
VP3CLK1/AECLKOU
T
VP3CTL0/ASDWE
T1
P1
I
IPD
IPD
I/O/Z
T2
I/O/Z
IPU
3.3 V
Video Port 3 Control 0 or Asynchronous memory write
enable/Programmable synchronous interface write-enable
Video Port 3 Control 1 or Asynchronous memory read/write (O/Z)
Video Port 3 Control 2 or Asynchronous/Programmable
synchronous memory output-enable (O/Z)
Video Port 3 Data 2 or EMIFA External Data 0
Video Port 3 Data 3 or EMIFA External Data 1
Video Port 3 Data 4 or EMIFA External Data 2
Video Port 3 Data 5 or EMIFA External Data 3
Video Port 3 Data 6 or EMIFA External Data 4
Video Port 3 Data 7 or EMIFA External Data 5
Video Port 3 Data 8 or EMIFA External Data 6
Video Port 3 Data 9 or EMIFA External Data 7
Video Port 3 Data 12 or EMIFA External Data 8
Video Port 3 Data 13 or EMIFA External Data 9
Video Port 3 Data 14 or EMIFA External Data 10
Video Port 3 Data 15 or EMIFA External Data 11
Video Port 3 Data 16 or EMIFA External Data 12
Video Port 3 Data 17 or EMIFA External Data 13
Video Port 3 Data 18 or EMIFA External Data 14
Video Port 3 Data 19 or EMIFA External Data 15
VIDEO PORT 4 OR EMIFA
3.3 V
Video Port 4 Clock 0 (I) or Asynchronous memory ready input (I)
3.3 V
Video Port 4 Clock 1
VP3CTL1/ARNW
VP3CTL2/AOE
R1
P2
I/O/Z
I/O/Z
IPU
IPU
3.3 V
3.3 V
VP3D02/AED00
VP3D03/AED01
VP3D04/AED02
VP3D05/AED03
VP3D06/AED04
VP3D07/AED05
VP3D08/AED06
VP3D09/AED07
VP3D12/AED08
VP3D13/AED09
VP3D14/AED10
VP3D15/AED11
VP3D16/AED12
VP3D17/AED13
VP3D18/AED14
VP3D19/AED15
T6
T5
T4
T3
R6
R5
R4
R3
R2
P6
P5
P4
P3
N4
N6
N5
I/O/Z
I/O/Z
I/O/Z
I/O/Z
I/O/Z
I/O/Z
I/O/Z
I/O/Z
I/O/Z
I/O/Z
I/O/Z
I/O/Z
I/O/Z
I/O/Z
I/O/Z
I/O/Z
IPU
IPU
IPU
IPU
IPU
IPU
IPU
IPU
IPU
IPU
IPU
IPU
IPU
IPU
IPU
IPU
3.3 V
3.3 V
3.3 V
3.3 V
3.3 V
3.3 V
3.3 V
3.3 V
3.3 V
3.3 V
3.3 V
3.3 V
3.3 V
3.3 V
3.3 V
3.3 V
VP4CLK0/AARDY
VP4CLK1
L1
K1
I
IPU
IPD
I/O/Z
Device Overview
26
Submit Documentation Feedback
相關(guān)PDF資料
PDF描述
TMX320DM648ZUT900 Digital Media Processor
TMS320LC31PQL DIGITAL SIGNAL PROCESSORS
TMX320C6414TGLZ FIXED-POINT DIGITAL SIGNAL PROCESSORS
TMX320C6415TGLZ FIXED-POINT DIGITAL SIGNAL PROCESSORS
TMXF28155 155/51 Mbits/s SONET/SDH(155/51 M位/秒 SONET/SDH)
相關(guān)代理商/技術(shù)參數(shù)
參數(shù)描述
TMX320DM648ZUT9 功能描述:數(shù)字信號(hào)處理器和控制器 - DSP, DSC Dig Media Processor RoHS:否 制造商:Microchip Technology 核心:dsPIC 數(shù)據(jù)總線寬度:16 bit 程序存儲(chǔ)器大小:16 KB 數(shù)據(jù) RAM 大小:2 KB 最大時(shí)鐘頻率:40 MHz 可編程輸入/輸出端數(shù)量:35 定時(shí)器數(shù)量:3 設(shè)備每秒兆指令數(shù):50 MIPs 工作電源電壓:3.3 V 最大工作溫度:+ 85 C 封裝 / 箱體:TQFP-44 安裝風(fēng)格:SMD/SMT
TMX320DM648ZUT900 制造商:TI 制造商全稱:Texas Instruments 功能描述:Digital Media Processor
TMX320DM648ZUTQ7 制造商:Texas Instruments 功能描述:
TMX320DM8147BCYE0 制造商:Texas Instruments 功能描述:
TMX320DM8147BCYE2 制造商:Texas Instruments 功能描述:
發(fā)布緊急采購(gòu)，3分鐘左右您將得到回復(fù)。

采購(gòu)需求

(若只采購(gòu)一條型號(hào)，填寫一行即可)

發(fā)布成功！您可以繼續(xù)發(fā)布采購(gòu)。也可以進(jìn)入我的后臺(tái)，查看報(bào)價(jià)

發(fā)布成功！您可以繼續(xù)發(fā)布采購(gòu)。也可以進(jìn)入我的后臺(tái)，查看報(bào)價(jià)

*型號(hào) *數(shù)量 廠商 批號(hào) 封裝
添加更多采購(gòu)

我的聯(lián)系方式

*
*
*