參數(shù)資料
型號(hào): TMX320C6454GTZ
廠商: Texas Instruments, Inc.
元件分類(lèi): 數(shù)字信號(hào)處理
英文描述: Fixed-Point Digital Signal Processor
中文描述: 定點(diǎn)數(shù)字信號(hào)處理器
文件頁(yè)數(shù): 34/225頁(yè)
文件大?。?/td> 1663K
代理商: TMX320C6454GTZ
第1頁(yè)第2頁(yè)第3頁(yè)第4頁(yè)第5頁(yè)第6頁(yè)第7頁(yè)第8頁(yè)第9頁(yè)第10頁(yè)第11頁(yè)第12頁(yè)第13頁(yè)第14頁(yè)第15頁(yè)第16頁(yè)第17頁(yè)第18頁(yè)第19頁(yè)第20頁(yè)第21頁(yè)第22頁(yè)第23頁(yè)第24頁(yè)第25頁(yè)第26頁(yè)第27頁(yè)第28頁(yè)第29頁(yè)第30頁(yè)第31頁(yè)第32頁(yè)第33頁(yè)當(dāng)前第34頁(yè)第35頁(yè)第36頁(yè)第37頁(yè)第38頁(yè)第39頁(yè)第40頁(yè)第41頁(yè)第42頁(yè)第43頁(yè)第44頁(yè)第45頁(yè)第46頁(yè)第47頁(yè)第48頁(yè)第49頁(yè)第50頁(yè)第51頁(yè)第52頁(yè)第53頁(yè)第54頁(yè)第55頁(yè)第56頁(yè)第57頁(yè)第58頁(yè)第59頁(yè)第60頁(yè)第61頁(yè)第62頁(yè)第63頁(yè)第64頁(yè)第65頁(yè)第66頁(yè)第67頁(yè)第68頁(yè)第69頁(yè)第70頁(yè)第71頁(yè)第72頁(yè)第73頁(yè)第74頁(yè)第75頁(yè)第76頁(yè)第77頁(yè)第78頁(yè)第79頁(yè)第80頁(yè)第81頁(yè)第82頁(yè)第83頁(yè)第84頁(yè)第85頁(yè)第86頁(yè)第87頁(yè)第88頁(yè)第89頁(yè)第90頁(yè)第91頁(yè)第92頁(yè)第93頁(yè)第94頁(yè)第95頁(yè)第96頁(yè)第97頁(yè)第98頁(yè)第99頁(yè)第100頁(yè)第101頁(yè)第102頁(yè)第103頁(yè)第104頁(yè)第105頁(yè)第106頁(yè)第107頁(yè)第108頁(yè)第109頁(yè)第110頁(yè)第111頁(yè)第112頁(yè)第113頁(yè)第114頁(yè)第115頁(yè)第116頁(yè)第117頁(yè)第118頁(yè)第119頁(yè)第120頁(yè)第121頁(yè)第122頁(yè)第123頁(yè)第124頁(yè)第125頁(yè)第126頁(yè)第127頁(yè)第128頁(yè)第129頁(yè)第130頁(yè)第131頁(yè)第132頁(yè)第133頁(yè)第134頁(yè)第135頁(yè)第136頁(yè)第137頁(yè)第138頁(yè)第139頁(yè)第140頁(yè)第141頁(yè)第142頁(yè)第143頁(yè)第144頁(yè)第145頁(yè)第146頁(yè)第147頁(yè)第148頁(yè)第149頁(yè)第150頁(yè)第151頁(yè)第152頁(yè)第153頁(yè)第154頁(yè)第155頁(yè)第156頁(yè)第157頁(yè)第158頁(yè)第159頁(yè)第160頁(yè)第161頁(yè)第162頁(yè)第163頁(yè)第164頁(yè)第165頁(yè)第166頁(yè)第167頁(yè)第168頁(yè)第169頁(yè)第170頁(yè)第171頁(yè)第172頁(yè)第173頁(yè)第174頁(yè)第175頁(yè)第176頁(yè)第177頁(yè)第178頁(yè)第179頁(yè)第180頁(yè)第181頁(yè)第182頁(yè)第183頁(yè)第184頁(yè)第185頁(yè)第186頁(yè)第187頁(yè)第188頁(yè)第189頁(yè)第190頁(yè)第191頁(yè)第192頁(yè)第193頁(yè)第194頁(yè)第195頁(yè)第196頁(yè)第197頁(yè)第198頁(yè)第199頁(yè)第200頁(yè)第201頁(yè)第202頁(yè)第203頁(yè)第204頁(yè)第205頁(yè)第206頁(yè)第207頁(yè)第208頁(yè)第209頁(yè)第210頁(yè)第211頁(yè)第212頁(yè)第213頁(yè)第214頁(yè)第215頁(yè)第216頁(yè)第217頁(yè)第218頁(yè)第219頁(yè)第220頁(yè)第221頁(yè)第222頁(yè)第223頁(yè)第224頁(yè)第225頁(yè)
www.ti.com
P
TMS320C6454
Fixed-Point Digital Signal Processor
SPRS311A–APRIL 2006–REVISED DECEMBER 2006
Table 2-3. Terminal Functions (continued)
SIGNAL
NAME
MULTICHANNEL BUFFERED SERIAL PORT 1 AND MULTICHANNEL BUFFERED SERIAL PORT 0 (McBSP1 and McBSP0)
McBSP external clock source (as opposed to internal) (
I
)
CLKS
AJ4
I
IPD
[shared by McBSP1 and McBSP0]
MULTICHANNEL BUFFERED SERIAL PORT 1 (McBSP1)
CLKR1/GP[0]
AF4
I/O/Z
IPD
McBSP1 receive clock (
I/O/Z
) or GP[0] (
I/O/Z
) [default]
FSR1/GP[10]
AE5
I/O/Z
IPD
McBSP1 receive frame sync (
I/O/Z
) or GP[10] (
I/O/Z
)[default]
DR1/GP[8]
AH5
I/O/Z
IPD
McBSP1 receive data (
I
) or GP[8] (
I/O/Z
) [default]
DX1/GP[9]
AG5
I/O/Z
IPD
McBSP1 transmit data (
O/Z
) or GP[9] (
I/O/Z
) [default]
FSX1/GP[11]
AG4
I/O/Z
IPD
McBSP1 transmit frame sync (
I/O/Z
) or GP[11] (
I/O/Z
) [default]
CLKX1/GP[3]
AF5
I/O/Z
IPD
McBSP1 transmit clock (
I/O/Z
) or GP[3] (
I/O/Z
) [default]
MULTICHANNEL BUFFERED SERIAL PORT 0 (McBSP0)
CLKR0
AG1
I/O/Z
IPU
McBSP0 receive clock (
I/O/Z
)
FSR0
AH3
I/O/Z
IPD
McBSP0 receive frame sync (
I/O/Z
)
DR0
AJ5
I
IPD
McBSP0 receive data (
I
)
DX0
AF6
I/O/Z
IPD
McBSP0 transmit data (
O/Z
)
FSX0
AJ3
I/O/Z
IPD
McBSP0 transmit frame sync (
I/O/Z
)
CLKX0
AG6
I/O/Z
IPU
McBSP0 transmit clock (
I/O/Z
)
MANAGEMENT DATA INPUT/OUTPUT (MDIO) FOR MII/RMII/GMII
MDCLK
M5
I/O/Z
IPD
MDIO serial clock (MDCLK) for MII/RMII/RGMII mode (
O
)
MDIO
N3
I/O/Z
IPU
MDIO serial data (MDIO) for MII/RMII/RGMII mode (
I/O
)
MANAGEMENT DATA INPUT/OUTPUT (MDIO) FOR RGMII
RGMDCLK
B4
O/Z
MDIO serial clock for RGMII mode (RGMDCLK) (
O
)
RGMDIO
A4
I/O/Z
MDIO serial data for RGMII mode (RGMDIO) (
I/O
)
ETHERNET MAC (EMAC) [MII/RMII/GMII]
There are two configuration pins — the MAC_SEL[1:0] (AEA[10:9] pins) that select one of the four interface modes (MII, RMII, GMII, or
RGMII) for the EMAC/MDIO interface. For more detailed information on the EMAC configuration pins, see
Section 3
,
Device Configuration
.
This pin is EMAC receive clock (MRCLK) for MII [default] or GMII.
MRCLK
H1
I
MACSEL[1:0] dependent.
This pin is EMAC carrier sense (MCRS) (
I
) for MII [default] or GMII, or EMAC
MCRS/RMCRSDV
J4
I/O/Z
carrier sense/receive data valid (RMCRSDV) (
I
) for RMII. MACSEL[1:0]
dependent.
This pin is EMAC receive error (MRXIR) (
I
) for MII [default], RMII, or GMII.
MRXER/RMRXER
H4
I
MACSEL[1:0] dependent.
This pin is EMAC MII [default] or GMII receive data valid (MRXDV) (
I
).
MRXDV
H5
I
MACSEL[1:0] dependent.
MRXD7
M2
MRXD6
H2
MRXD5
L2
EMAC receive data bus for MII [default], RMII, or GMII
MRXD4
L1
I
These pins function as EMAC receive data pins for MII [default], RMII, or GMII
MRXD3
J3
(MRXD[x:0]) (
I
). MACSEL[1:0] dependent.
MRXD2
J1
MRXD1/RMRXD1
H3
MRXD0/RMRXD0
J2
GMTCLK
K5
O/Z
This pin is EMAC GMII transmit clock (GMTCLK) (
O
). MACSEL[1:0] dependent.
This pin is either EMAC MII [default] or GMII transmit clock (MTCLK) (
I
) or the
EMAC RMII reference clock (RMREFCLK) (
I
). The EMAC function is controlled
MTCLK/RMREFCLK
N4
I
by the MACSEL[1:0] (AEA[10:9] pins). For more detailed information, see
Section 3
,
Device Configuration
.
TYPE
(1)
IPD/IPU
(2)
DESCRIPTION
NO.
Device Overview
34
Submit Documentation Feedback
相關(guān)PDF資料
PDF描述
TMX320C6454GTZ7 Fixed-Point Digital Signal Processor
TMX320C6454GTZ8 Fixed-Point Digital Signal Processor
TMX320C6454ZTZ Fixed-Point Digital Signal Processor
TMX320C6454ZTZ7 Fixed-Point Digital Signal Processor
TMX320C6454ZTZ8 Fixed-Point Digital Signal Processor
相關(guān)代理商/技術(shù)參數(shù)
參數(shù)描述
TMX320C6454GTZ7 制造商:TI 制造商全稱(chēng):Texas Instruments 功能描述:Fixed-Point Digital Signal Processor
TMX320C6454GTZ8 制造商:TI 制造商全稱(chēng):Texas Instruments 功能描述:Fixed-Point Digital Signal Processor
TMX320C6454ZTZ 制造商:TI 制造商全稱(chēng):Texas Instruments 功能描述:Fixed-Point Digital Signal Processor
TMX320C6454ZTZ7 制造商:TI 制造商全稱(chēng):Texas Instruments 功能描述:Fixed-Point Digital Signal Processor
TMX320C6454ZTZ8 制造商:TI 制造商全稱(chēng):Texas Instruments 功能描述:Fixed-Point Digital Signal Processor