參數(shù)資料
型號: TMX320C6454GTZ7
廠商: Texas Instruments, Inc.
元件分類: 數(shù)字信號處理
英文描述: Fixed-Point Digital Signal Processor
中文描述: 定點(diǎn)數(shù)字信號處理器
文件頁數(shù): 220/225頁
文件大?。?/td> 1663K
代理商: TMX320C6454GTZ7
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁第199頁第200頁第201頁第202頁第203頁第204頁第205頁第206頁第207頁第208頁第209頁第210頁第211頁第212頁第213頁第214頁第215頁第216頁第217頁第218頁第219頁當(dāng)前第220頁第221頁第222頁第223頁第224頁第225頁
www.ti.com
P
TMS320C6454
Fixed-Point Digital Signal Processor
SPRS311A–APRIL 2006–REVISED DECEMBER 2006
C6454 Revision History (continued)
SEE
ADDITIONS/MODIFICATIONS/DELETIONS
Section 7.7.3
PLL1 Controller Register Descriptions:
Added Values and Descriptions for RATIO bit field in
Table 7-21
, PLL Pre-Divider Control Register (PREDIV)
Field Descriptions
Deleted PLL Controller Divider Registers section
Added new sections for PLL Controller Divider 4 Register and PLL Controller Divider 5 Register
Change RATIO bit field reset to R/W-
3
in
Figure 7-14
, PLL Controller Divider 4 Register (PLLDIV4)
Changed RATIO bit field reset to R/W-
3
in
Figure 7-15
, PLL Controller Divider 5 Register (PLLDIV5)
PLL1 Controller Input and Output Clock Electrical Data/Timing:
Updated
Figure 7-22
, SYSCLK4 Timing
PLL2 and PLL2 Controller:
Updated Notes A and B on
Figure 7-23
, PLL2 Block Diagram
PLL2 Controller Device-Specific Information:
Updated Footnote (1) in
Table 7-31
, PLL2 Clock Frequency Ranges
Internal Clocks and Maximum Operating Frequencies:
Updated paragraphs
PLL2 Controller Input Clock Electrical Data/Timing:
Updated Footnote (3) in
Table 7-39
, Timing Requirements for CLKIN2
DDR2 Memory Controller:
Updated paragraphs
EMIFA Peripheral Register Description(s):
Changed Burst Priority Register acronym to
BURST_PRIO
in
Table 7-41
, EMIFA Registers
EMIFA Electrical Data/Timing:
Updated footnotes for
Table 7-45
,
Table 7-47
and
Figure 7-33
,
Figure 7-36
,
Figure 7-37
, and
Figure 7-38
Updated
Figure 7-34
, Asynchronous Memory Write Timing for EMIFA
HPI Peripheral Register Description(s):
Updated Comments for HPIC in
Table 7-54
, HPI Control Registers
Updated Hex Address and Comments for HPIA registers
Added Footnote (1)
Updated Footnote (2)
HPI Electrical Data/Timing:
Changed Parameter NO. 18 MIN value to
1
ns and Parameter NO. 38 MIN value to
1.1
ns in
Table 7-55
,
Timing Requirements for Host-Port Interface Cycles
Replaced TBD document reference with TMS320C645x DSP Host Port Interface User's Guide (literature
number
SPRU969
) in
Figure 7-44
through
Figure 7-51
McBSP Device-Specific Information:
Added paragraph
McBSP Electrical Data/Timing:
Changed Parameter NO. 4 MAX value to
3.3
ns in
Table 7-60
, Switching Characteristics Over
Recommended Operating Conditions for McBSP
EMAC Device-Specific Information:
Deleted Step 1 and changed setting to
clearing
under
Using the RMII Mode of the EMAC
Moved
Table 7-70
, EMAC/MDIO Multiplexed Pins (MII, RMII, and GMII Modes), under
Interface Mode Select
Added
Interface Mode Clocking
section and paragraphs
EMAC Peripheral Register Description(s):
Corrected Hex Addresses for 02C8 0
0
80 through 02C8 0
0
90 in
Table 7-71
, Ethernet MAC (EMAC) Control
Registers
EMAC MII and GMII Electrical Data/Timing:
Updated
Figure 7-59
, MRCLK Timing (EMAC – Receive) [MII and GMII Operation]
Updated
Figure 7-60
, MTCLK Timing (EMAC – Transmit) [MII and GMII Operation]
Changed
Table 7-77
title to
Switching Characteristics Over Recommended Operating Conditions
for
GMTCLK - GMII Operation
Updated
Figure 7-61
, GMTCLK Timing (EMAC – Transmit) [GMII Operation]
Updated
Figure 7-64
, EMAC Transmit Interface Timing [GMII Operation]
EMAC RMII Electrical Data/Timing:
Added the following tables and figures:
Table 7-82
, Switching Characteristics Over Recommended Operating Conditions for EMAC RMII Transmit
10/100 Mbit/s
Figure 7-66
, EMAC Transmit Interface Timing [RMII Operation]
Table 7-83
, Timing Requirements for EMAC RMII Input Receive for 100 Mbps
Figure 7-67
, EMAC Receive Interface Timing [RMII Operation]
Section 7.7.4
Section 7.8
Section 7.8.1
Section 7.8.1.1
Section 7.8.4
Section 7.9
Section 7.10.2
Section 7.10.3
Section 7.12.2
Section 7.12.3
Section 7.13.1
Section 7.13.2
Section 7.14.1
Section 7.14.2
Section 7.14.3.1
Section 7.14.3.2
Revision History
220
Submit Documentation Feedback
相關(guān)PDF資料
PDF描述
TMX320C6454GTZ8 Fixed-Point Digital Signal Processor
TMX320C6454ZTZ Fixed-Point Digital Signal Processor
TMX320C6454ZTZ7 Fixed-Point Digital Signal Processor
TMX320C6454ZTZ8 Fixed-Point Digital Signal Processor
TMS320F2810GHHMEP Digital Signal Processors
相關(guān)代理商/技術(shù)參數(shù)
參數(shù)描述
TMX320C6454GTZ8 制造商:TI 制造商全稱:Texas Instruments 功能描述:Fixed-Point Digital Signal Processor
TMX320C6454ZTZ 制造商:TI 制造商全稱:Texas Instruments 功能描述:Fixed-Point Digital Signal Processor
TMX320C6454ZTZ7 制造商:TI 制造商全稱:Texas Instruments 功能描述:Fixed-Point Digital Signal Processor
TMX320C6454ZTZ8 制造商:TI 制造商全稱:Texas Instruments 功能描述:Fixed-Point Digital Signal Processor
TMX320C6455BZTZ 功能描述:數(shù)字信號處理器和控制器 - DSP, DSC Fixed-Point DSP TMS320 Platform RoHS:否 制造商:Microchip Technology 核心:dsPIC 數(shù)據(jù)總線寬度:16 bit 程序存儲器大小:16 KB 數(shù)據(jù) RAM 大小:2 KB 最大時鐘頻率:40 MHz 可編程輸入/輸出端數(shù)量:35 定時器數(shù)量:3 設(shè)備每秒兆指令數(shù):50 MIPs 工作電源電壓:3.3 V 最大工作溫度:+ 85 C 封裝 / 箱體:TQFP-44 安裝風(fēng)格:SMD/SMT