
TMS320C6205
FIXED-POINT DIGITAL SIGNAL PROCESSOR
SPRS106E 
 OCTOBER 1999 
 REVISED MARCH 2004
2
POST OFFICE BOX 1443 
 HOUSTON, TEXAS 77251
1443
Table of Contents
parameter measurement information
input and output clocks
asynchronous memory timing
synchronous-burst memory timing
synchronous DRAM timing
HOLD/HOLDA timing
reset timing
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 
external interrupt timing
. . . . . . . . . . . . . . . . . . . . . . . . . . 
PCI I/O timings
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 
PCI reset timing
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 
PCI serial EEPROM interface timing
multichannel buffered serial port timing
DMAC, timer, power-down timing
JTAG test-port timing
. . . . . . . . . . . . . . . . . . . . . . . . . . . . 
mechanical data
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 
revision history
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 
34
35
37
40
42
46
47
49
50
51
52
53
63
65
66
67
. . . . . . . . . . . . . . . 
. . . . . . . . . . . . . . . . . . . . . . . . . . . 
. . . . . . . . . . . . . . . . . . . . . 
. . . . . . . . . . . . . . . . . 
. . . . . . . . . . . . . . . . . . . . . . . . 
. . . . . . . . . . . . . . . . . . . . . . . . . . . . 
. . . . . . . . . . . . . . . 
. . . . . . . . . . . . . 
. . . . . . . . . . . . . . . . . . 
GHK BGA package (bottom view)
description
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 
device characteristics
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 
functional and CPU (DSP core) block diagram
CPU (DSP core) description
memory map summary
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . 
signal groups description
. . . . . . . . . . . . . . . . . . . . . . . . . . 
signal descriptions
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 
development support
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 
documentation support
. . . . . . . . . . . . . . . . . . . . . . . . . . . . 
clock PLL
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 
power-down mode logic
. . . . . . . . . . . . . . . . . . . . . . . . . . . 
power-supply sequencing
. . . . . . . . . . . . . . . . . . . . . . . . . . 
absolute maximum ratings over operating case
temperature range
. . . . . . . . . . . . . . . . . . . . . . . . . . . 
recommended operating conditions
recommended operating conditions (PCI only)
electrical characteristics over recommended 
rangesof supply voltage and operating 
case temperature 
. . . . . . . . . . . . . . . . . . . . . . . . . . . . 
electrical characteristics over recommended ranges
of supply voltage and operating case
temperature (PCI only)
3
4
5
6
7
9
. . . . . . . . . . . . . . . . . . . 
. . . . . . . . . 
. . . . . . . . . . . . . . . . . . . . . . . . 
10
13
22
25
26
28
31
32
32
32
. . . . . . . . . . . . . . . . . 
. . . . . . . . 
33
33
. . . . . . . . . . . . . . . . . . . . . . .