- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄8154 > SY100S355JZ TR (Micrel Inc)IC MUX/LATCH QUAD 28-PLCC PDF資料下載
參數(shù)資料
| 型號(hào)： | SY100S355JZ TR |
| 廠商： | Micrel Inc |
| 文件頁(yè)數(shù)： | 1/6頁(yè) |
| 文件大?。?/td> | 0K |
| 描述： | IC MUX/LATCH QUAD 28-PLCC |
| 標(biāo)準(zhǔn)包裝： | 750 |
| 系列： | 100S |
| 邏輯類型： | D 型透明鎖存器 |
| 電路： | 4:4 |
| 輸出類型： | 標(biāo)準(zhǔn) |
| 電源電壓： | 4.2 V ~ 5.5 V |
| 獨(dú)立電路： | 1 |
| 延遲時(shí)間 - 傳輸： | 300ps |
| 工作溫度： | 0°C ~ 85°C |
| 安裝類型： | 表面貼裝 |
| 封裝/外殼： | 28-LCC（J 形引線） |
| 供應(yīng)商設(shè)備封裝： | 28-PLCC |
| 包裝： | 帶卷 (TR) |
| 其它名稱： | SY100S355JZTR SY100S355JZTR-ND |
1
SY100S355
Micrel, Inc.
M9999-042307
hbwhelp@micrel.com or (408) 955-1690
QUAD
MULTIPLEXER/LATCH
SY100S355
FEATURES
s Max. propagation delay of 1100ps
s Max. enable to output delay of 1400ps
s IEE min. of –80mA
s Industry standard 100K ECL levels
s Extended supply voltage option:
VEE = –4.2V to –5.5V
s Voltage and temperature compensation for improved
noise immunity
s Internal 75k
input pull-down resistors
s 50% faster than Fairchild
s Function and pinout compatible with Fairchild F100K
s Available in 28-pin PLCC package
DESCRIPTION
The SY100S355 offers four transparent latches with
differential outputs and is designed for use in high-
performance ECL systems. The Select inputs (S0, S1)
select one of the two sources of input data (D0 or D1) to the
latch. The Select inputs can also force the outputs to a logic
LOW when the latch is in the transparent mode. The
latches are in the transparent mode when both Enables
(E1, E2) are at a logic LOW state. In the transparent mode,
the Select inputs can pass an input logic HIGH from D0 or
D1 to the output.
If the Select inputs are tied together, then input data
from either D0 or D1 is always passed through. A rising
edge on either Enable input will latch the outputs with the
most recent data at the latch inputs being stored. The
Master Reset (MR) input overrides all other inputs and
takes the Q outputs to a logic LOW. The inputs on this
device have 75k
pull-down resistors.
Rev.: I
Amendment: /0
Issue Date:
April 2007
BLOCK DIAGRAM
D
CD
D0a
Qa
E
Qa
Q
D1a
D
CD
D0b
Qb
E
Qb
Q
D1b
D
CD
D0c
Qc
E
Qc
Q
D1c
D
CD
D0d
Qd
E
Qd
Q
D1d
MR
S1
S0
E1
E2
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| OSTOP200100 | CONN TERM BLOCK HEADER 20POS 5MM |
| OSTHW025053 | TERMINAL BLOCK PLUG 5.08MM 2POS |
| OSTOP200200 | CONN TERM BLOCK HEADER 20POS 5MM |
| OSTEX150000 | CONN PLUG HEADER 15PS 5MM |
| VE-24D-MU-B1 | CONVERTER MOD DC/DC 85V 200W |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| SY100S360FC | 功能描述:IC PARITYGEN/CHKR 8BIT 24CERPACK RoHS:否 類別:集成電路 (IC) >> 邏輯 - 奇偶校驗(yàn)發(fā)生器和校驗(yàn)器 系列:100S 產(chǎn)品變化通告:Product Obsolescence 30/Sept/2009 標(biāo)準(zhǔn)包裝:25 系列:10H 邏輯類型:奇偶校驗(yàn)發(fā)生器/校驗(yàn)器 電路數(shù):12 位 輸出電流高，低:- 電源電壓:4.94 V ~ 5.46 V 工作溫度:0°C ~ 75°C 安裝類型:通孔 封裝/外殼:16-DIP（0.300"，7.62mm） 供應(yīng)商設(shè)備封裝:16-DIP |
| SY100S360JC | 功能描述:IC PARITY GEN/CHKER 8BIT 28PLCC RoHS:否 類別:集成電路 (IC) >> 邏輯 - 奇偶校驗(yàn)發(fā)生器和校驗(yàn)器 系列:100S 產(chǎn)品變化通告:Product Obsolescence 30/Sept/2009 標(biāo)準(zhǔn)包裝:25 系列:10H 邏輯類型:奇偶校驗(yàn)發(fā)生器/校驗(yàn)器 電路數(shù):12 位 輸出電流高，低:- 電源電壓:4.94 V ~ 5.46 V 工作溫度:0°C ~ 75°C 安裝類型:通孔 封裝/外殼:16-DIP（0.300"，7.62mm） 供應(yīng)商設(shè)備封裝:16-DIP |
| SY100S360JZ | 功能描述:時(shí)鐘發(fā)生器及支持產(chǎn)品 Dual Parity Checker/Generator (Lead Free) RoHS:否 制造商:Silicon Labs 類型:Clock Generators 最大輸入頻率:14.318 MHz 最大輸出頻率:166 MHz 輸出端數(shù)量:16 占空比 - 最大:55 % 工作電源電壓:3.3 V 工作電源電流:1 mA 最大工作溫度:+ 85 C 安裝風(fēng)格:SMD/SMT 封裝 / 箱體:QFN-56 |
| SY100S360JZ TR | 功能描述:時(shí)鐘發(fā)生器及支持產(chǎn)品 Dual Parity Checker/Generator (Lead Free) RoHS:否 制造商:Silicon Labs 類型:Clock Generators 最大輸入頻率:14.318 MHz 最大輸出頻率:166 MHz 輸出端數(shù)量:16 占空比 - 最大:55 % 工作電源電壓:3.3 V 工作電源電流:1 mA 最大工作溫度:+ 85 C 安裝風(fēng)格:SMD/SMT 封裝 / 箱體:QFN-56 |
| SY100S363FC | 功能描述:IC MUX DUAL 8-INPUT 24-CERPAK RoHS:否 類別:集成電路 (IC) >> 邏輯 - 信號(hào)開關(guān)，多路復(fù)用器，解碼器 系列:100S 標(biāo)準(zhǔn)包裝:25 系列:74HC 類型:解碼器 電路:1 x 2:4 獨(dú)立電路:2 輸出電流高，低:5.2mA，5.2mA 電壓電源:單電源 電源電壓:2 V ~ 6 V 工作溫度:-40°C ~ 85°C 安裝類型:通孔 封裝/外殼:16-DIP（0.300"，7.62mm） 供應(yīng)商設(shè)備封裝:16-DIP 包裝:管件 |
發(fā)布緊急采購(gòu)，3分鐘左右您將得到回復(fù)。