- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄97149 > SY100S351JY (MICREL INC) 100S SERIES, POSITIVE EDGE TRIGGERED D FLIP-FLOP, COMPLEMENTARY OUTPUT, PQCC28 PDF資料下載
參數(shù)資料
| 型號： | SY100S351JY |
| 廠商： | MICREL INC |
| 元件分類： | 鎖存器 |
| 英文描述： | 100S SERIES, POSITIVE EDGE TRIGGERED D FLIP-FLOP, COMPLEMENTARY OUTPUT, PQCC28 |
| 封裝： | LEAD FREE, PLASTIC, LCC-28 |
| 文件頁數(shù)： | 1/6頁 |
| 文件大?。?/td> | 391K |
| 代理商： | SY100S351JY |
1
SY100S351
Micrel, Inc.
M9999-060910
hbwhelp@micrel.com or (408) 955-1690
BLOCK DIAGRAM
■ Max.togglefrequencyof700MHz
■ ClocktoQmax.of1200ps
■ IEEmin.of–98mA
■ Industrystandard100KECLlevels
■ Extendedsupplyvoltageoption:
VEE=–4.2Vto–5.5V
■ Voltageandtemperaturecompensationforimproved
noiseimmunity
■ Internal75kinputpull-downresistors
■ 50%fasterthanFairchild300K
■ Betterthan20%lowerpowerthanFairchild
■ FunctionandpinoutcompatiblewithFairchildF100K
■ Availablein28-pinPLCCpackage
FEATURES
HEXDFLIP-FLOP
SY100S351
DESCRIPTION
The SY100S351 offers six D-type, edge-triggered, master/
slave flip-flops with differential outputs, and is designed for
use in high-performance ECL systems. The flip-flops are
controlled by the signal from the logical OR operation on a
pair of common clock signals (CPa, CPb). Data enters the
master when both CPa and CPb are LOW and transfers to the
slave when either CPa or CPb (or both) go to a logic HIGH.
The Master Reset (MR) input overrides all other inputs and
takes the Q outputs to a logic LOW. The inputs on this device
have 75k pull-down resistors.
Rev.: I
Amendment: /0
Issue Date: June 2010
Pin
Function
D0 — D5
Data Inputs
CPa, CPb
Common Clock Inputs
MR
Asynchronous Master Reset Input
Q0 — Q5
Data Outputs
Q0 — Q5
Complementary Data Outputs
VEES
VEE Substrate
VCCA
VCCO for ECL Outputs
PINNAMES
相關PDF資料 |
PDF描述 |
|---|---|
| SY100S360DC | 100S SERIES, 9-BIT PARITY GENERATOR/CHECKER, TRUE OUTPUT, CDIP24 |
| SY100S366DC | 100S SERIES, 9-BIT MAGNITUDE COMPARATOR, CDIP24 |
| SY100S370JC | 100S SERIES, OTHER DECODER/DRIVER, TRUE OUTPUT, PQCC28 |
| SY100S371JC | 100S SERIES, TRIPLE 4 LINE TO 1 LINE MULTIPLEXER, COMPLEMENTARY OUTPUT, PQCC28 |
| SY100S815ZC | 100S SERIES, LOW SKEW CLOCK DRIVER, 4 TRUE OUTPUT(S), 4 INVERTED OUTPUT(S), PDSO16 |
相關代理商/技術參數(shù) |
參數(shù)描述 |
|---|---|
| SY100S351JZ | 功能描述:觸發(fā)器 Hex D Flip-Flop (Lead Free) RoHS:否 制造商:Texas Instruments 電路數(shù)量:2 邏輯系列:SN74 邏輯類型:D-Type Flip-Flop 極性:Inverting, Non-Inverting 輸入類型:CMOS 輸出類型: 傳播延遲時間:4.4 ns 高電平輸出電流:- 16 mA 低電平輸出電流:16 mA 電源電壓-最大:5.5 V 最大工作溫度:+ 85 C 安裝風格:SMD/SMT 封裝 / 箱體:X2SON-8 封裝:Reel |
| SY100S351JZ TR | 功能描述:觸發(fā)器 Hex D Flip-Flop (Lead Free) RoHS:否 制造商:Texas Instruments 電路數(shù)量:2 邏輯系列:SN74 邏輯類型:D-Type Flip-Flop 極性:Inverting, Non-Inverting 輸入類型:CMOS 輸出類型: 傳播延遲時間:4.4 ns 高電平輸出電流:- 16 mA 低電平輸出電流:16 mA 電源電壓-最大:5.5 V 最大工作溫度:+ 85 C 安裝風格:SMD/SMT 封裝 / 箱體:X2SON-8 封裝:Reel |
| SY100S355FC | 功能描述:IC MUX/LATCH QUAD 24-CERPACK RoHS:否 類別:集成電路 (IC) >> 邏輯 - 鎖銷 系列:100S 產(chǎn)品變化通告:Product Discontinuation 09/Dec/2010 標準包裝:1,500 系列:74VCX 邏輯類型:D 型透明鎖存器 電路:8:8 輸出類型:三態(tài) 電源電壓:1.8 V ~ 3.6 V 獨立電路:2 延遲時間 - 傳輸:1.5ns 輸出電流高，低:6mA，6mA 工作溫度:-40°C ~ 85°C 安裝類型:表面貼裝 封裝/外殼:48-TFSOP（0.240"，6.10mm 寬） 供應商設備封裝:48-TSSOP 包裝:帶卷 (TR) |
| SY100S355JC | 功能描述:IC MUX/LATCH QUAD 28-PLCC RoHS:否 類別:集成電路 (IC) >> 邏輯 - 鎖銷 系列:100S 產(chǎn)品變化通告:Product Discontinuation 09/Dec/2010 標準包裝:1,500 系列:74VCX 邏輯類型:D 型透明鎖存器 電路:8:8 輸出類型:三態(tài) 電源電壓:1.8 V ~ 3.6 V 獨立電路:2 延遲時間 - 傳輸:1.5ns 輸出電流高，低:6mA，6mA 工作溫度:-40°C ~ 85°C 安裝類型:表面貼裝 封裝/外殼:48-TFSOP（0.240"，6.10mm 寬） 供應商設備封裝:48-TSSOP 包裝:帶卷 (TR) |
| SY100S355JZ | 功能描述:編碼器、解碼器、復用器和解復用器 Quad Multiplexer/Latch (Lead Free) RoHS:否 制造商:Micrel 產(chǎn)品:Multiplexers 邏輯系列:CMOS 位數(shù): 線路數(shù)量（輸入/輸出）:2 / 12 傳播延遲時間:350 ps, 400 ps 電源電壓-最大:2.625 V, 3.6 V 電源電壓-最小:2.375 V, 3 V 最大工作溫度:+ 85 C 安裝風格:SMD/SMT 封裝 / 箱體:QFN-44 封裝:Tray |
發(fā)布緊急采購，3分鐘左右您將得到回復。