- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄8446 > SY100E142JZ (Micrel Inc)IC SHIFT REGISTER 9-BIT 28-PLCC PDF資料下載
參數(shù)資料
| 型號： | SY100E142JZ |
| 廠商： | Micrel Inc |
| 文件頁數(shù)： | 1/4頁 |
| 文件大小： | 0K |
| 描述： | IC SHIFT REGISTER 9-BIT 28-PLCC |
| 標準包裝： | 38 |
| 系列： | 100E |
| 邏輯類型： | 移位寄存器 |
| 輸出類型： | 標準 |
| 元件數(shù)： | 1 |
| 每個元件的位元數(shù)： | 9 |
| 功能： | 通用 |
| 電源電壓： | 4.2 V ~ 5.5 V |
| 工作溫度： | 0°C ~ 85°C |
| 安裝類型： | 表面貼裝 |
| 封裝/外殼： | 28-LCC（J 形引線） |
| 供應商設備封裝： | 28-PLCC |
| 包裝： | 管件 |
1
SY10E142
SY100E142
Micrel, Inc.
M9999-032006
hbwhelp@micrel.com or (408) 955-1690
s 700MHz min. shift frequency
s Extended 100E VEE range of –4.2V to –5.5V
s 9 bits wide for byte-parity applications
s Asynchronous Master Reset
s Dual clocks
s Fully compatible with industry standard 10KH,
100K ECL levels
s Internal 75K
input pulldown resistors
s Fully compatible with Motorola MC10E/100E142
s Available in 28-pin PLCC package
FEATURES
9-BIT SHIFT
REGISTER
The SY10/100E142 are high-speed 9-bit shift registers
designed for use in new, high-performance ECL systems.
The E142 can accept serial or parallel data to be shifted out
in one direction as both serial and parallel outputs. The
nine inputs, D0-D8, accept parallel input data, while S-IN
accepts serial input data.
The SEL (Select) control pin serves to determine the
mode of operation, either SHIFT or LOAD. The shift direction
is from bit 0 to bit 8. The input data has to meet the set-up
time before being clocked into the nine input registers on
the rising edge of CLK1 or CLK2. Shifting is also performed
on the rising edge of either CLK1 or CLK2. The MR (Master
Reset) control signal asynchronously resets all nine
registers to a logic LOW when a logic HIGH is applied to
MR.
The E142 is designed for applications such as diagnostic
scan registers, parallel-to-serial conversions and is also
suitable for byte-wide parity.
DESCRIPTION
SY10E142
SY100E142
Rev.: E
Amendment: /0
Issue Date: March 2006
PIN NAMES
Pin
Function
D0-D8
Parallel Data Inputs
S-IN
Serial Data Input
SEL
Mode Select Input
CLK1, CLK2
Clock Inputs
MR
Master Reset
Q0-Q8
Data Outputs
VCCO
VCC to Output
BLOCK DIAGRAM
1
DQ
0
Q0
Q1
Q2
Q3
Q4
Q5
Q6
Q7
Q8
S-IN
SEL
MR
CLK1
CLK2
DQ
D1
D2
D3
D4
D5
D6
D7
D8
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
D0
相關PDF資料 |
PDF描述 |
|---|---|
| 237 | CONN PLUG FLAT 3COND SLD BLACK |
| SY10E142JY TR | IC SHIFT REGISTER 9BIT 28-PLCC |
| 260 | CONN PLUG PHONE 1/4" 3POS BLACK |
| MC74HC00ADTR2G | IC GATE NAND QUAD 2INP 14-TSSOP |
| SY10E142JY | IC SHIFT REGISTER 9BIT 28-PLCC |
相關代理商/技術參數(shù) |
參數(shù)描述 |
|---|---|
| SY100E142JZ TR | 功能描述:寄存器 9-bit Shift Register (Lead Free) RoHS:否 制造商:NXP Semiconductors 邏輯類型:CMOS 邏輯系列:HC 電路數(shù)量:1 最大時鐘頻率:36 MHz 傳播延遲時間: 高電平輸出電流:- 7.8 mA 低電平輸出電流:7.8 mA 電源電壓-最大:6 V 最大工作溫度:+ 125 C 封裝 / 箱體:SOT-38 封裝:Tube |
| SY100E142JZTR | 制造商:MICREL 制造商全稱:Micrel Semiconductor 功能描述:9-BIT SHIFT REGISTER |
| SY100E143 | 制造商:MICREL 制造商全稱:Micrel Semiconductor 功能描述:9-BIT HOLD REGISTER |
| SY100E143JC | 功能描述:IC HOLD REGISTER 9-BIT 28-PLCC RoHS:否 類別:集成電路 (IC) >> 邏輯 - 移位寄存器 系列:100E 標準包裝:1,000 系列:- 邏輯類型:移位寄存器 輸出類型:差分 元件數(shù):1 每個元件的位元數(shù):4 功能:串行至并行 電源電壓:4.2 V ~ 5.7 V 工作溫度:-40°C ~ 85°C 安裝類型:表面貼裝 封裝/外殼:24-SOIC（0.295"，7.50mm 寬） 供應商設備封裝:24-SOIC 包裝:帶卷 (TR) |
| SY100E143JCTR | 制造商:MICREL 制造商全稱:Micrel Semiconductor 功能描述:9-BIT HOLD REGISTER |
發(fā)布緊急采購，3分鐘左右您將得到回復。