- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄385873 > STAC9204X3NBEYYXR (INTEGRATED DEVICE TECHNOLOGY INC) 4-CHANNEL HD AUDIO CODEC WITH QUAD DIGITAL MICROPHONE INTERFACE PDF資料下載
參數(shù)資料
| 型號： | STAC9204X3NBEYYXR |
| 廠商： | INTEGRATED DEVICE TECHNOLOGY INC |
| 元件分類： | 編解碼器 |
| 英文描述： | 4-CHANNEL HD AUDIO CODEC WITH QUAD DIGITAL MICROPHONE INTERFACE |
| 中文描述： | PCM CODEC, QCC48 |
| 封裝： | ROHS COMPLIANT, QFN-48 |
| 文件頁數(shù)： | 45/213頁 |
| 文件大?。?/td> | 1449K |
| 代理商： | STAC9204X3NBEYYXR |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁當前第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁第199頁第200頁第201頁第202頁第203頁第204頁第205頁第206頁第207頁第208頁第209頁第210頁第211頁第212頁第213頁
STAC9204/9205
4-CHANNEL HD AUDIO CODEC WITH QUAD DIGITAL MICROPHONE INTERFACE
PC AUDIO
IDT
45
STAC9204/9205
V 1.0 12/06
4-CHANNEL HD AUDIO CODEC WITH QUAD DIGITAL MICROPHONE INTERFACE
3.4.2.15.
AFG GPIOWake
[3]
Control3
RW
0x0
Direction control for GPIO3
0 = GPIO signal is configured as input
1 = GPIO signal is configured as output
[2]
Control2
RW
0x0
Direction control for GPIO2
0 = GPIO signal is configured as input
1 = GPIO signal is configured as output
[1]
Control1
RW
0x0
Direction control for GPIO1
0 = GPIO signal is configured as input
1 = GPIO signal is configured as output
[0]
Control0
RW
0x0
Direction control for GPIO0
0 = GPIO signal is configured as input
1 = GPIO signal is configured as output
Table 48. AFG GPIOWake Command Verb Format
Verb ID
Payload
Response
Get
F18
00
See bitfield table.
Set1
718
See bits [7:0] of bitfield table.
0000_0000h
Table 49. AFG GPIOWake Command Response Format
Bit
Bitfield Name
RW
Reset
Description
[31:5]
Rsvd
R
0x0
Reserved
[4]
En4
RW
0x0
Wake enable for GPIO4:
0 = wake-up event is disabled;
1 = when HD Audio link is powered down
(RST# is asserted), a wake-up event will
trigger a Status Change Request event on
the link.
[3]
En3
RW
0x0
Wake enable for GPIO3:
0 = wake-up event is disabled;
1 = when HD Audio link is powered down
(RST# is asserted), a wake-up event will
trigger a Status Change Request event on
the link.
Table 47. AFG GPIODir Command Response Format
Bit
Bitfield Name
RW
Reset
Description
發(fā)布緊急采購，3分鐘左右您將得到回復。