- 您現(xiàn)在的位置：買賣IC網 > PDF目錄382555 > STA016A (意法半導體) MPEG 2.5 LAYER III AUDIO DECODER SUPPORTING CD-ROM CAPABILITY PDF資料下載
參數(shù)資料
| 型號： | STA016A |
| 廠商： | 意法半導體 |
| 英文描述： | MPEG 2.5 LAYER III AUDIO DECODER SUPPORTING CD-ROM CAPABILITY |
| 中文描述： | 2.5第三層的MPEG音頻解碼器支承的CD - ROM的能力 |
| 文件頁數(shù)： | 17/43頁 |
| 文件大?。?/td> | 268K |
| 代理商： | STA016A |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁當前第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁
17/43
STA016A
Description :
This register must contain a XDIV value that enables
the system PLL to generate a frequency of 50 MHZ
for the SYSCK. See table 4.
Default value at soft reset assume :
– external crystal provide a CRYCK running at
14.31818 MHz
6.3.5
PLL_SYSTEM_MDIV_50 :
Address : 0xEA (234)
Type : RW - DEC
Software Reset : 13
Description :
This register must contain a MDIV value that enables
the system PLL to generate a frequency of 50 MHz
for the SYSCK. See table 4.
Default value at soft reset assume :
– external crystal provide a CRYCK running at
14.31818 MHz
6.3.6
PLL_SYSTEM_PEL_42_5
Address : 0xE6 (230)
Type : RW - DEC
Software Reset : 126
Description :
This register must contain a PEL value that enables
the system PLL to generate a frequency of 42.5 MHz
for the SYSCK.See table 4.
Default value at soft reset assume :
– external crystal provide a CRYCK running at
14.31818 MHz
6.3.7
PLL_SYSTEM_PEH_42_5 :
Address : 0xE7 (231)
Type : RW - DEC
Software Reset : 223
Description :
This register must contain a PEH value that enables
the system PLL to generate a frequency of 42.5 MHz
for the SYSCK.See table 4.
Default value at soft reset assume :
– external crystal provide a CRYCK running at
14.31818 MHz
6.3.8
6.3.9
PLL_SYSTEM_NDIV_42_5 :
Address : 0xE8 (232)
Type : RW - DEC
Software Reset : 0
Description :
This register must contain a NDIV value that enables
the system PLL to generate a frequency of 42.5 MHz
for the SYSCK.See table 4.
Default value at soft reset assume :
– external crystal provide a CRYCK running at
14.31818 MHz
6.3.10 PLL_SYSTEM_XDIV_42_5 :
Address : 0xE9 (233)
Type : RW - DEC
Software Reset : 1
Description :
This register must contain a XDIV value that enables
the system PLL to generate a frequency of 42.5 MHz
for the SYSCK.See table 4.
Default value at soft reset assume :
– external crystal provide a CRYCK running at
14.31818 MHz
6.3.11 PLL_SYSTEM_MDIV_42_5 :
Address : 0xEA (234)
b7
b6
b5
b4
b3
b2
b1
b0
b7
b6
b5
b4
b3
b2
b1
b0
b7
b6
b5
b4
b3
b2
b1
b0
b7
b6
b5
b4
b3
b2
b1
b0
b7
b6
b5
b4
b3
b2
b1
b0
b7
b6
b5
b4
b3
b2
b1
b0
相關PDF資料 |
PDF描述 |
|---|---|
| STA304A | 20 POS IMAGE SENSOR SOCKT |
| STA400A | XMRADIO SDARS CHANNEL DECODER |
| STA450A | XMRADIO SDARS SERVICE LAYER & SOURCE DECODER |
| STA508 | 40V 4.5A QUAD POWER HALF BRIDGE |
| STABP01 | GT 7C 7#16S SKT PLUG RTANG |
相關代理商/技術參數(shù) |
參數(shù)描述 |
|---|---|
| STA016A13TR | 功能描述:音頻 DSP Audio Decoder RoHS:否 制造商:Texas Instruments 工作電源電壓: 電源電流: 工作溫度范圍: 安裝風格: 封裝 / 箱體: 封裝:Tube |
| STA016AP | 功能描述:音頻 DSP AUDIO SYSTEMS RoHS:否 制造商:Texas Instruments 工作電源電壓: 電源電流: 工作溫度范圍: 安裝風格: 封裝 / 箱體: 封裝:Tube |
| STA016AP13TR | 功能描述:音頻 DSP AUDIO SYSTEMS RoHS:否 制造商:Texas Instruments 工作電源電壓: 電源電流: 工作溫度范圍: 安裝風格: 封裝 / 箱體: 封裝:Tube |
| STA016T | 功能描述:音頻 DSP MPEG Audio Decoder RoHS:否 制造商:Texas Instruments 工作電源電壓: 電源電流: 工作溫度范圍: 安裝風格: 封裝 / 箱體: 封裝:Tube |
| STA016T13TR | 功能描述:音頻 DSP MPEG Audio Decoder RoHS:否 制造商:Texas Instruments 工作電源電壓: 電源電流: 工作溫度范圍: 安裝風格: 封裝 / 箱體: 封裝:Tube |
發(fā)布緊急采購，3分鐘左右您將得到回復。