- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄9767 > SSTUAF32868AHLFT (IDT, Integrated Device Technology Inc)IC REGIST BUFF 25BIT DDR2 176BGA PDF資料下載
參數(shù)資料
| 型號： | SSTUAF32868AHLFT |
| 廠商： | IDT, Integrated Device Technology Inc |
| 文件頁數(shù)： | 6/21頁 |
| 文件大?。?/td> | 0K |
| 描述： | IC REGIST BUFF 25BIT DDR2 176BGA |
| 標準包裝： | 1,000 |
| 邏輯類型： | 1:1、1:2 可配置寄存緩沖器 |
| 電源電壓： | 1.7 V ~ 1.9 V |
| 位數(shù)： | 28 |
| 工作溫度： | 0°C ~ 70°C |
| 安裝類型： | 表面貼裝 |
| 封裝/外殼： | 176-TFBGA |
| 供應(yīng)商設(shè)備封裝： | 176-CABGA（6x15） |
| 包裝： | 帶卷 (TR) |
ICSSSTUAF32868A
28-BIT CONFIGURABLE REGISTERED BUFFER FOR DDR2
COMMERCIAL TEMPERATURE GRADE
28-BIT CONFIGURABLE REGISTERED BUFFER FOR DDR2
14
ICSSSTUAF32868A
7094/15
Timing Requirements Over Recommended Operating Free-Air Temperature
Range
Switching Characteristics Over Recommended Free Air Operating Range
(unless otherwise noted)
Symbol
Parameter
VDD = 1.8V ± 0.1V
Units
Min.
Max.
fCLOCK
Clock Frequency
410
MHz
tW
Pulse Duration, CLK, CLK HIGH or LOW
1
ns
tACT1,2
1
This parameter is not production tested.
2
VREF must be held at a valid input voltage level and data inputs must be held at valid voltage levels for
a minimum time of tACT (max) after RESET is taken HIGH.
Differential Inputs Active Time
10
ns
3
VREF data and clock inputs must be held at valid input voltage levels (not floating) for a minimum time
of tINACT (max) after RESET is taken LOW.
Differential Inputs Inactive Time
15
ns
tSU
Setup
Time
DCS0 before CLK
↑ , CLK↓, DCS1 and CSGEN
HIGH; DCS1 before CLK
↑ , CLK↓, DCS0 and
CSGEN HIGH;
0.7
ns
DCS0 before CLK
↑ , CLK↓, DCS1 LOW and CSGEN
HIGH or LOW; DCS1 before CLK
↑ , CLK↓, DCS0
LOW and CSGEN HIGH or LOW
0.5
ns
DODTn, DCKEn, PAR_IN, and data before CLK
↑ ,
CLK
↓
0.5
ns
tH
Hold
Time
DCSn, DODT,n DCKEn, and data after CLK
↑ , CLK↓
0.5
ns
PAR_IN after CLK
↑ , CLK↓
0.5
ns
Symbol
Parameter
VDD = 1.8V ± 0.1V
Units
Min.
Max.
fMAX
Max Input Clock Frequency
410
MHz
tPDM
Propagation Delay, single bit switching, CLK
↑ to CLK↓to Qn
1.3
1.9
ns
tPDMSS
Propagation Delay, simultaneous switching, CLK
↑ to CLK↓to
Qn
2ns
tLH
LOW to HIGH Propagation Delay, CLK
↑ to CLK↓to QERR
1.2
3
ns
tHL
HIGH to LOW Propagation Delay, CLK
↑ to CLK↓to QERR
12.4
ns
tPLH
HIGH to LOW Propagation Delay, RESET
↓to Qn↓
3ns
tPHL
LOW to HIGH Propagation Delay, RESET
↓to QERR↑
3ns
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| MS3106F22-8S | CONN PLUG 2POS STRAIGHT W/SCKT |
| M83723/72R1002N | CONN RCPT 2POS WALL MT W/PINS |
| IDT74SSTUBF32868ABKG8 | IC BUFFER 28BIT CONF DDR2 176BGA |
| MS27467T15A15S | CONN PLUG 15POS STRAIGHT W/SCKT |
| MS27497T22B35PA | CONN RCPT 100POS WALL MNT W/PINS |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| SSTUAF32868BHLF | 功能描述:IC REG BUFFER 28BIT DDR2 176BGA RoHS:是 類別:集成電路 (IC) >> 邏輯 - 專用邏輯 系列:- 產(chǎn)品變化通告:Product Discontinuation 25/Apr/2012 標準包裝:1,500 系列:74SSTV 邏輯類型:DDR 的寄存緩沖器 電源電壓:2.3 V ~ 2.7 V 位數(shù):14 工作溫度:0°C ~ 70°C 安裝類型:表面貼裝 封裝/外殼:48-TFSOP（0.240"，6.10mm 寬） 供應(yīng)商設(shè)備封裝:48-TSSOP 包裝:帶卷 (TR) |
| SSTUAF32868BHLFT | 功能描述:IC REG BUFFER 28BIT DDR2 176BGA RoHS:是 類別:集成電路 (IC) >> 邏輯 - 專用邏輯 系列:- 產(chǎn)品變化通告:Product Discontinuation 25/Apr/2012 標準包裝:1,500 系列:74SSTV 邏輯類型:DDR 的寄存緩沖器 電源電壓:2.3 V ~ 2.7 V 位數(shù):14 工作溫度:0°C ~ 70°C 安裝類型:表面貼裝 封裝/外殼:48-TFSOP（0.240"，6.10mm 寬） 供應(yīng)商設(shè)備封裝:48-TSSOP 包裝:帶卷 (TR) |
| SSTUAF32869AHLF | 功能描述:IC REGIST BUFF 25BIT DDR2 150BGA RoHS:是 類別:集成電路 (IC) >> 邏輯 - 專用邏輯 系列:- 產(chǎn)品變化通告:Product Discontinuation 25/Apr/2012 標準包裝:1,500 系列:74SSTV 邏輯類型:DDR 的寄存緩沖器 電源電壓:2.3 V ~ 2.7 V 位數(shù):14 工作溫度:0°C ~ 70°C 安裝類型:表面貼裝 封裝/外殼:48-TFSOP（0.240"，6.10mm 寬） 供應(yīng)商設(shè)備封裝:48-TSSOP 包裝:帶卷 (TR) |
| SSTUAF32869AHLFT | 功能描述:IC REGIST BUFF 25BIT DDR2 150BGA RoHS:是 類別:集成電路 (IC) >> 邏輯 - 專用邏輯 系列:- 產(chǎn)品變化通告:Product Discontinuation 25/Apr/2012 標準包裝:1,500 系列:74SSTV 邏輯類型:DDR 的寄存緩沖器 電源電壓:2.3 V ~ 2.7 V 位數(shù):14 工作溫度:0°C ~ 70°C 安裝類型:表面貼裝 封裝/外殼:48-TFSOP（0.240"，6.10mm 寬） 供應(yīng)商設(shè)備封裝:48-TSSOP 包裝:帶卷 (TR) |
| SSTUB32864 | 制造商:PHILIPS 制造商全稱:NXP Semiconductors 功能描述:1.8 V configurable registered buffer for DDR2-800 RDIMM applications |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。