參數(shù)資料
型號: SPL505YC264BT
廠商: Silicon Laboratories Inc
文件頁數(shù): 8/27頁
文件大小: 0K
描述: IC CLOCK CK505 BEARLAKE 64TSSOP
標準包裝: 28
類型: 時鐘/頻率發(fā)生器,多路復(fù)用器
PLL:
主要目的: Intel CPU,PCI Express(PCIe)
輸入: 晶體
輸出: LVCMOS
電路數(shù): 1
比率 - 輸入:輸出: 1:22
差分 - 輸入:輸出: 無/是
頻率 - 最大: 400MHz
電源電壓: 3.135 V ~ 3.465 V
工作溫度: 0°C ~ 85°C
安裝類型: *
封裝/外殼: *
供應(yīng)商設(shè)備封裝: *
包裝: *
SPL505YC26
....................Document #: 001-03543 Rev *E Page 16 of 27
CPU_STP# Deassertion
The deassertion of the CPU_STP# signal will cause all CPU
outputs that were stopped to resume normal operation in a
synchronous manner, synchronous manner meaning that no
short or stretched clock pulses will be produce when the clock
resumes. The maximum latency from the deassertion to active
outputs is no more than two CPU clock cycles.
CP U_ S T P #
CP UT
CP UC
Figure 4. CPU_STP# Assertion Waveform
CPU_STP#
CPUT
CP UC
CP UT Internal
T drive_CPU_ST P#,10 ns>200 mV
CP UC Internal
CPU_STP# Deassertion Waveform
CPUC(Stoppable)
CPUT(Stoppable)
CPUC(Free Running
CPUT(Free Running
PD#
1.8mS
CPU_STOP#
DOT96C
DOT96T
CPU_STP# = Driven, CPU_PD = Driven, DOT_PD = Driven
相關(guān)PDF資料
PDF描述
SSM2603CPZ-R2 IC CODEC AUDIO LOW POWER 28LFCSP
SSM2604CPZ-REEL IC AUDIO CODEC LP 20-LFCSP
SY100E195JY TR IC DELAY LINE 128TAP 28-PLCC
SY100EP195VTI TR IC DELAY LINE 1024TAP 32-TQFP
SY100EP196VTI TR IC DELAY LINE 1024TAP 32-TQFP
相關(guān)代理商/技術(shù)參數(shù)
參數(shù)描述
SPL505YC264BTT 功能描述:時鐘發(fā)生器及支持產(chǎn)品 CK505 v0.85 RoHS:否 制造商:Silicon Labs 類型:Clock Generators 最大輸入頻率:14.318 MHz 最大輸出頻率:166 MHz 輸出端數(shù)量:16 占空比 - 最大:55 % 工作電源電壓:3.3 V 工作電源電流:1 mA 最大工作溫度:+ 85 C 安裝風格:SMD/SMT 封裝 / 箱體:QFN-56
SPL5100PT 制造商:CHENMKO 制造商全稱:Chenmko Enterprise Co. Ltd. 功能描述:SCHOTTKY BARRIER RECTIFIER
SPL520LLPT 制造商:CHENMKO 制造商全稱:Chenmko Enterprise Co. Ltd. 功能描述:SCHOTTKY BARRIER RECTIFIER
SPL53-1024 制造商:Power-One 功能描述:
SPL53-4000 制造商:Power-One 功能描述: