- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄8953 > SI5369B-C-GQ (Silicon Laboratories Inc)IC CLK MULT JITTER ATTEN 100TQFP PDF資料下載
參數(shù)資料
| 型號： | SI5369B-C-GQ |
| 廠商： | Silicon Laboratories Inc |
| 文件頁數(shù)： | 15/84頁 |
| 文件大?。?/td> | 0K |
| 描述： | IC CLK MULT JITTER ATTEN 100TQFP |
| 標(biāo)準(zhǔn)包裝： | 90 |
| 系列： | DSPLL® |
| 類型： | * |
| PLL： | 是 |
| 輸入： | LVCMOS |
| 輸出： | CML，CMOS，LVDS，LVPECL |
| 電路數(shù)： | 1 |
| 比率 - 輸入:輸出： | 4:5 |
| 差分 - 輸入:輸出： | 是/是 |
| 頻率 - 最大： | 808MHz |
| 除法器/乘法器： | 是/是 |
| 電源電壓： | 1.71 V ~ 3.63 V |
| 工作溫度： | -40°C ~ 85°C |
| 安裝類型： | 表面貼裝 |
| 封裝/外殼： | 100-TQFP |
| 供應(yīng)商設(shè)備封裝： | 100-TQFP（14x14） |
| 包裝： | 托盤 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁當(dāng)前第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁
Si5369
22
Rev. 1.0
4. Register Map
All register bits that are not defined in this map should always be written with the specified Reset Values. The
writing to these bits of values other than the specified Reset Values may result in undefined device behavior.
Registers not listed, such as Register 64, should never be written to.
Register
D7
D6
D5
D4
D3
D2
D1
D0
0
FREE_RUN
CKOUT_
ALWAYS_
ON
BYPASS_
REG
1
CK_PRIOR4 [1:0]
CK_PRIOR3 [1:0]
CK_PRIOR2 [1:0]
CK_PRIOR1 [1:0]
2
BWSEL_REG [3:0]
3
CKSEL_REG [1:0]
DHOLD
SQ_ICAL
4
AUTOSEL_REG [1:0]
HIST_DEL [4:0]
5
ICMOS [1:0]
SFOUT2_REG [2:0]
SFOUT1_REG [2:0]
6
SFOUT4_REG [2:0]
SFOUT3_REG [2:0]
7
SFOUT5_REG [2:0]
FOSREFSEL [2:0]
8
HLOG_4 [1:0]
HLOG_3 [1:0]
HLOG_2 [1:0]
HLOG_1 [1:0]
9
HIST_AVG [4:0]
HLOG_5 [1:0]
10
DSBL5_
REG
DSBL4_
REG
DSBL3_
REG
DSBL2_
REG
DSBL1_
REG
11
PD_CK4
PD_CK3
PD_CK2
PD_CK1
19
FOS_EN
FOS_THR [1:0]
VALTIME [1:0]
LOCKT [2:0]
20
ALR-
MOUT_PIN
CK3_BAD_
PIN
CK2_BAD_
PIN
CK1_BAD_
PIN
LOL_PIN
INT_PIN
21
CK4_ACT-
V_PIN
CK3_ACT-
V_PIN
CK2_ACT-
V_PIN
CK1_ACT-
V_PIN
CKSEL_PIN
22
CK_ACTV_
POL
CK_BAD_
POL
LOL_POL
INT_POL
23
LOS4_MSK
LOS3_MSK
LOS2_MSK
LOS1_MSK
LOSX_MSK
24
FOS4_MSK
FOS3_MSK
FOS2_MSK
FOS1_MSK
LOL_MSK
25
N1_HS [2:0]
NC1_LS [19:16]
26
NC1_LS [15:8]
27
NC1_LS [7:0]
28
NC2_LS [19:16]
29
NC2_LS [15:8]
30
NC2_LS [7:0]
31
NC3_LS [19:16]
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| VE-210-MY-F1 | CONVERTER MOD DC/DC 5V 50W |
| VE-B5N-MY-F3 | CONVERTER MOD DC/DC 18.5V 50W |
| VE-20L-MY-F4 | CONVERTER MOD DC/DC 28V 50W |
| VE-20L-MY-F2 | CONVERTER MOD DC/DC 28V 50W |
| VE-20L-MY-F1 | CONVERTER MOD DC/DC 28V 50W |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| SI5369B-C-GQR | 功能描述:時鐘發(fā)生器及支持產(chǎn)品 Lo Loop BW Clk Multi Jitter Attn 4In/5Out RoHS:否 制造商:Silicon Labs 類型:Clock Generators 最大輸入頻率:14.318 MHz 最大輸出頻率:166 MHz 輸出端數(shù)量:16 占空比 - 最大:55 % 工作電源電壓:3.3 V 工作電源電流:1 mA 最大工作溫度:+ 85 C 安裝風(fēng)格:SMD/SMT 封裝 / 箱體:QFN-56 |
| Si5369C-C-GQ | 功能描述:時鐘發(fā)生器及支持產(chǎn)品 LW LOOP BW AR CLK MULT/JITTER 4IN 5OUT RoHS:否 制造商:Silicon Labs 類型:Clock Generators 最大輸入頻率:14.318 MHz 最大輸出頻率:166 MHz 輸出端數(shù)量:16 占空比 - 最大:55 % 工作電源電壓:3.3 V 工作電源電流:1 mA 最大工作溫度:+ 85 C 安裝風(fēng)格:SMD/SMT 封裝 / 箱體:QFN-56 |
| SI5369C-C-GQR | 功能描述:時鐘發(fā)生器及支持產(chǎn)品 Lo Loop BW Clk Multi Jitter Attn 4In/5Out RoHS:否 制造商:Silicon Labs 類型:Clock Generators 最大輸入頻率:14.318 MHz 最大輸出頻率:166 MHz 輸出端數(shù)量:16 占空比 - 最大:55 % 工作電源電壓:3.3 V 工作電源電流:1 mA 最大工作溫度:+ 85 C 安裝風(fēng)格:SMD/SMT 封裝 / 箱體:QFN-56 |
| Si5369D-C-GQ | 功能描述:時鐘發(fā)生器及支持產(chǎn)品 LW LOOP BW AR CLK MULT/JITTER 4IN 5OUT RoHS:否 制造商:Silicon Labs 類型:Clock Generators 最大輸入頻率:14.318 MHz 最大輸出頻率:166 MHz 輸出端數(shù)量:16 占空比 - 最大:55 % 工作電源電壓:3.3 V 工作電源電流:1 mA 最大工作溫度:+ 85 C 安裝風(fēng)格:SMD/SMT 封裝 / 箱體:QFN-56 |
| SI5369D-C-GQR | 功能描述:時鐘發(fā)生器及支持產(chǎn)品 Lo Loop BW Clk Multi Jitter Attn 4In/5Out RoHS:否 制造商:Silicon Labs 類型:Clock Generators 最大輸入頻率:14.318 MHz 最大輸出頻率:166 MHz 輸出端數(shù)量:16 占空比 - 最大:55 % 工作電源電壓:3.3 V 工作電源電流:1 mA 最大工作溫度:+ 85 C 安裝風(fēng)格:SMD/SMT 封裝 / 箱體:QFN-56 |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。