參數(shù)資料
型號： SI5369A-C-GQ
廠商： Silicon Laboratories Inc
文件頁數(shù)： 22/84頁
文件大?。?/td> 0K
描述： IC CLK MULT JITTER ATTEN 100TQFP
標準包裝： 90
系列： DSPLL®
類型： *
PLL： 是
輸入： LVCMOS
輸出： CML，CMOS，LVDS，LVPECL
電路數(shù)： 1
比率 - 輸入:輸出： 4:5
差分 - 輸入:輸出： 是/是
頻率 - 最大： 1.417GHz
除法器/乘法器： 是/是
電源電壓： 1.71 V ~ 3.63 V
工作溫度： -40°C ~ 85°C
安裝類型： 表面貼裝
封裝/外殼： 100-TQFP
供應商設(shè)備封裝： 100-TQFP（14x14）
包裝： 托盤
Si5369
Rev. 1.0
29
Reset value = 1110 1101
Register 5.
Bit
D7
D6D5D4
D3D2D1
D0
Name
ICMOS [1:0]
SFOUT2_REG [2:0]
SFOUT1_REG [2:0]
Type
R/W
Bit
Name
Function
7:6
ICMOS [1:0]
ICMOS [1:0].
When the output buffer is set to CMOS mode, these bits determine the output buf-
fer drive strength. The first number below refers to 3.3 V operation; the second to
1.8 V operation. These values assume CKOUT+ is tied to CKOUT-.
00: 8mA/2mA
01: 16 mA/4 mA
10: 24 mA/6 mA
11: 32 mA (3.3 V operation)/8mA (1.8 V operation)
5:3
SFOUT2_REG [2:0] SFOUT2_REG [2:0]
Controls output signal format and disable for CKOUT2 output buffer. The LVPECL
and CMOS output formats draw more current than either LVDS or CML; however,
there are restrictions in the allowed output format pin settings so that the maximum
power dissipation for the TQFP devices is limited when they are operated at 3.3 V.
When there are four enabled LVPECL or CMOS outputs, the fifth output must be
disabled. When there are five enabled outputs, there can be no more than three
outputs that are either LVPECL or CMOS.
000: Reserved
001: Disable
010: CMOS
011: Low swing LVDS
100: Reserved
101: LVPECL
110: CML
111: LVDS
2:0
SFOUT1_REG [2:0] SFOUT1_REG [2:0]
Controls output signal format and disable for CKOUT1 output buffer. The LVPECL
and CMOS output formats draw more current than either LVDS or CML; however,
there are restrictions in the allowed output format pin settings so that the maximum
power dissipation for the TQFP devices is limited when they are operated at 3.3 V.
When there are four enabled LVPECL or CMOS outputs, the fifth output must be
disabled. When there are five enabled outputs, there can be no more than three
outputs that are either LVPECL or CMOS.
000: Reserved
001: Disable
010: CMOS
011: Low swing LVDS
100: Reserved
101: LVPECL
110: CML
111: LVDS
相關(guān)PDF資料
PDF描述
SI5374B-A-GL IC CLK GEN/JITTER ATTEN 80LBGA
SI5375B-A-GL IC CLK GEN/JITTER ATTEN 80LBGA
SI8241CB-B-IS1 IC AUDIO DRIVER PWM 16-SOIC
SKY72300-21 IC SYNTHESIZER 2.1GHZ 28-EPTSSOP
SKY72300-362 IC SYNTHESIZER 2.1GHZ 24QFN
相關(guān)代理商/技術(shù)參數(shù)
參數(shù)描述
SI5369A-C-GQR 功能描述:時鐘發(fā)生器及支持產(chǎn)品 Lo Loop BW Clk Multi Jitter Attn 4In/5Out RoHS:否 制造商:Silicon Labs 類型:Clock Generators 最大輸入頻率:14.318 MHz 最大輸出頻率:166 MHz 輸出端數(shù)量:16 占空比 - 最大:55 % 工作電源電壓:3.3 V 工作電源電流:1 mA 最大工作溫度:+ 85 C 安裝風格:SMD/SMT 封裝 / 箱體:QFN-56
Si5369B-C-GQ 功能描述:時鐘發(fā)生器及支持產(chǎn)品 LW LOOP BW AR CLK MULT/JITTER 4IN 5OUT RoHS:否 制造商:Silicon Labs 類型:Clock Generators 最大輸入頻率:14.318 MHz 最大輸出頻率:166 MHz 輸出端數(shù)量:16 占空比 - 最大:55 % 工作電源電壓:3.3 V 工作電源電流:1 mA 最大工作溫度:+ 85 C 安裝風格:SMD/SMT 封裝 / 箱體:QFN-56
SI5369B-C-GQR 功能描述:時鐘發(fā)生器及支持產(chǎn)品 Lo Loop BW Clk Multi Jitter Attn 4In/5Out RoHS:否 制造商:Silicon Labs 類型:Clock Generators 最大輸入頻率:14.318 MHz 最大輸出頻率:166 MHz 輸出端數(shù)量:16 占空比 - 最大:55 % 工作電源電壓:3.3 V 工作電源電流:1 mA 最大工作溫度:+ 85 C 安裝風格:SMD/SMT 封裝 / 箱體:QFN-56
Si5369C-C-GQ 功能描述:時鐘發(fā)生器及支持產(chǎn)品 LW LOOP BW AR CLK MULT/JITTER 4IN 5OUT RoHS:否 制造商:Silicon Labs 類型:Clock Generators 最大輸入頻率:14.318 MHz 最大輸出頻率:166 MHz 輸出端數(shù)量:16 占空比 - 最大:55 % 工作電源電壓:3.3 V 工作電源電流:1 mA 最大工作溫度:+ 85 C 安裝風格:SMD/SMT 封裝 / 箱體:QFN-56
SI5369C-C-GQR 功能描述:時鐘發(fā)生器及支持產(chǎn)品 Lo Loop BW Clk Multi Jitter Attn 4In/5Out RoHS:否 制造商:Silicon Labs 類型:Clock Generators 最大輸入頻率:14.318 MHz 最大輸出頻率:166 MHz 輸出端數(shù)量:16 占空比 - 最大:55 % 工作電源電壓:3.3 V 工作電源電流:1 mA 最大工作溫度:+ 85 C 安裝風格:SMD/SMT 封裝 / 箱體:QFN-56
發(fā)布緊急采購，3分鐘左右您將得到回復。

采購需求

(若只采購一條型號，填寫一行即可)

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進入我的后臺，查看報價

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進入我的后臺，查看報價

*型號 *數(shù)量 廠商 批號 封裝
添加更多采購

我的聯(lián)系方式

*
*
*