- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄1967 > SCF5250LAG100 (Freescale Semiconductor)IC MPU COLDFIRE 100MHZ 144-LQFP PDF資料下載
參數(shù)資料
| 型號： | SCF5250LAG100 |
| 廠商： | Freescale Semiconductor |
| 文件頁數(shù)： | 25/56頁 |
| 文件大?。?/td> | 0K |
| 描述： | IC MPU COLDFIRE 100MHZ 144-LQFP |
| 標(biāo)準(zhǔn)包裝： | 60 |
| 系列： | SCF52xx |
| 核心處理器： | Coldfire V2 |
| 芯體尺寸： | 32-位 |
| 速度： | 100MHz |
| 連通性： | EBI/EMI，I²C，IDE，MMC，SPI，UART/USART |
| 外圍設(shè)備： | DMA，I²S，POR，串行音頻，WDT |
| 輸入/輸出數(shù)： | 57 |
| 程序存儲器類型： | ROMless |
| RAM 容量： | 128K x 8 |
| 電壓 - 電源 (Vcc/Vdd)： | 1.08 V ~ 1.32 V |
| 數(shù)據(jù)轉(zhuǎn)換器： | A/D 6x12b |
| 振蕩器型： | 內(nèi)部 |
| 工作溫度： | -20°C ~ 70°C |
| 封裝/外殼： | 144-LQFP |
| 包裝： | 托盤 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁當(dāng)前第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁
SCF5250 Data Sheet: Technical Data, Rev. 1.3
Freescale Semiconductor
31
I2C-bus input and output timing parameters.
Figure 8. I2C-Bus Input/Output Timing Definition Diagram
Table 26. I2C-Bus Input Timing Specifications Between SCL and SDA
Num
Characteristic
Min
Max
Units
M1
Start Condition Hold Time
2
–
bus clocks
M2
Clock Low Period
8
–
bus clocks
M3
SCL/SDA Rise Time (VIL= 0.5 V to VIH = 2.4 V)
–
1
mSec
M4
Data Hold Time
0
–
ns
M5
SCL/SDA Fall Time (VIH= 2.4 V to VIL = 0.5 V)
–
1
ms
M6
Clock High time
4
–
bus clocks
M7
Data Setup Time
0
–
ns
M8
Start Condition Setup Time (for repeated start condition only)
2
–
bus clocks
M9
Stop Condition Setup Time
2
–
bus clocks
Table 27. I2C-Bus Output Timing Specifications Between SCL and SDA
Num
Characteristic
Min
Max
Units
M11
1 Output numbers are dependent on the value programmed into the MFDR; an MFDR programmed with the maximum frequency (MFDR =
0x20) will result in minimum output timings as shown. The MBUS interface is designed to scale the actual data transition time to move it to
the middle of the SCL low period. The actual position is affected by the prescale and division values programmed into the MFDR; however,
numbers given are the minimum values.
Start Condition Hold Time
6
–
bus clocks
M21
Clock Low Period
10
–
bus clocks
M32
2 Since SCL and SDA are open-collector-type outputs, which the processor can only actively drive low, the time required for SCL or SDA to
reach a high level depends on external signal capacitance and pull-up resistor values.
SCL/SDA Rise Time (VIL= 0.5 V to VIH = 2.4 V)
note 2
mSec
M41
Data Hold Time
7
–
bus clocks
M53
3 Specified at a nominal 20 pF load.
SCL/SDA Fall Time (VIH= 2.4 V to VIL = 0.5 V)
–3
ns
M61
Clock High time
10
–
bus clocks
M71
Data Setup Time
2
–
bus clocks
M81
Start Condition Setup Time (for repeated start condition only)
20
–
bus clocks
M91
Stop Condition Setup Time
10
–
bus clocks
M2
M6
M1
M4
M7
M8
M9
M5
M3
SCL
SDA
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| SDC1740-411B | IC CONV SYNCHRO-DGTL 12B 32-DIP |
| SDM-USB-QS-S_ | MODULE USB LOW SPEED |
| SI2457-D-GT | IC ISOMODEM GLOBAL DAA 24TSSOP |
| SI3016-BS | IC LINE-SIDE DAA 16SOIC |
| SI3452D-B01-GM | IC POE CONTROLLER MIDSPAN 40QFN |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| SCF5250LPV100 | 制造商:Rochester Electronics LLC 功能描述:- Bulk |
| SCF5250PV120 | 制造商:Rochester Electronics LLC 功能描述:AMADEUS PLUS - Bulk |
| SCF5250VM120 | 功能描述:MCU 32BIT 120MHZ AUD 196-MAPBGA RoHS:是 類別:集成電路 (IC) >> 嵌入式 - 微控制器， 系列:SCF52xx 標(biāo)準(zhǔn)包裝:1 系列:87C 核心處理器:MCS 51 芯體尺寸:8-位 速度:16MHz 連通性:SIO 外圍設(shè)備:- 輸入/輸出數(shù):32 程序存儲器容量:8KB（8K x 8） 程序存儲器類型:OTP EEPROM 大小:- RAM 容量:256 x 8 電壓 - 電源 (Vcc/Vdd):4 V ~ 6 V 數(shù)據(jù)轉(zhuǎn)換器:- 振蕩器型:外部 工作溫度:0°C ~ 70°C 封裝/外殼:44-DIP 包裝:管件 其它名稱:864285 |
| SCF5251VM | 制造商:Freescale Semiconductor 功能描述: |
| SCF54417M0CMJ250 | 制造商:Freescale Semiconductor 功能描述:COLDFIREV4M CORE - Bulk |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。