- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄98070 > S3P9658-SH 8-BIT, OTPROM, 6 MHz, MICROCONTROLLER, PDSO16 PDF資料下載
參數(shù)資料
| 型號： | S3P9658-SH |
| 元件分類： | 微控制器/微處理器 |
| 英文描述： | 8-BIT, OTPROM, 6 MHz, MICROCONTROLLER, PDSO16 |
| 封裝： | SOP-16 |
| 文件頁數(shù)： | 36/206頁 |
| 文件大?。?/td> | 869K |
| 代理商： | S3P9658-SH |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁當(dāng)前第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁第199頁第200頁第201頁第202頁第203頁第204頁第205頁第206頁
BASIC TIMER and TIMER 0
S3C9654/C9658/P9658
10-6
TIMER 0 CONTROL REGISTER (T0CON)
T0CON is located at address D2H, and is read/write addressable.
A reset clears T0CON to '00H'. This sets timer 0 to normal interval match mode, selects an input clock frequency
of f
OSC/4096, and disables the timer 0 overflow interrupt and match interrupt. You can clear the timer 0 counter
at any time during normal operation by writing a "1" to T0CON.3.
The timer 0 overflow interrupt can be enabled by writing a "1" to T0CON.1. When a timer 0 overflow interrupt
occurs and is serviced by the CPU, the pending condition must be cleared by software by writing a "0" to the
timer 0 interrupt pending bit, T0CON.0.
To enable the timer 0 match interrupt, you must write T0CON.1 to "1". To detect an interrupt pending condition,
the application program polls T0CON.0. When a "1" is detected, a timer 0 match/ capture interrupt is pending.
When the interrupt request has been serviced, the pending condition must be cleared by software by writing a "0"
to the timer 0 interrupt pending bit, T0CON.0.
Timer 0 interrupt pending bit:
0 = No interrupt pending
0 = Clear pending bit (when write)
1 = Interrupt is pending (when read)
No effect (when write)
.7
.6
.5
.4
.3
.2
.1
.0
LSB
MSB
Timer 0 Control Register (T0CON)
D2H, R/W
Timer 0 input clock selection bits:
00 = fosc/4096
01 = fosc/256
10 = fosc/8
11 = Invalid selection
Timer 0 operating mode selection bits:
00 = Interval match mode
01 = Invalid selection
10 = Invalid selection
11 = Overflow mode
Timer 0 counter clear bit:
0 = No effect
1 = Clear the Timer 0 counter (when write)
Timer 0 match interrupt enable bit:
0 = Disable match interrupt
1 = Enable match interrupt
Timer 0 overflow interrupt enable bit:
0 = Disable overflow interrupt
1 = Enable overflow interrupt
Figure 10-4. Timer 0 Control Register (T0CON)
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| S3C9658XX-DI | 8-BIT, MROM, 6 MHz, MICROCONTROLLER, PDIP18 |
| S3C9658XX-DK | 8-BIT, MROM, 6 MHz, MICROCONTROLLER, PDIP20 |
| S3C9658XX-SH | 8-BIT, MROM, 6 MHz, MICROCONTROLLER, PDSO16 |
| S3C9658XX-SI | 8-BIT, MROM, 6 MHz, MICROCONTROLLER, PDSO18 |
| S3C9654XX-DI | 8-BIT, MROM, 6 MHz, MICROCONTROLLER, PDIP18 |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| S3P9688 | 制造商:SAMSUNG 制造商全稱:Samsung semiconductor 功能描述:8-bit single-chip CMOS microcontrollers |
| S3PDB100 | 制造商:SIRECTIFIER 制造商全稱:Sirectifier Semiconductors 功能描述:Three Phase Rectifier Modules |
| S3PDB100N08 | 制造商:SIRECTIFIER 制造商全稱:Sirectifier Semiconductors 功能描述:Three Phase Rectifier Modules |
| S3PDB100N12 | 制造商:SIRECTIFIER 制造商全稱:Sirectifier Semiconductors 功能描述:Three Phase Rectifier Modules |
| S3PDB100N14 | 制造商:SIRECTIFIER 制造商全稱:Sirectifier Semiconductors 功能描述:Three Phase Rectifier Modules |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。