<label id="su0iy"><legend id="su0iy"></legend></label>
      <span id="su0iy"><small id="su0iy"></small></span>
      <span id="su0iy"></span>
      收藏本站
      • 您好,
        買賣IC網(wǎng)歡迎您。
      • 請(qǐng)登錄
      • 免費(fèi)注冊(cè)
      • 我的買賣
      • 新采購0
      • VIP會(huì)員服務(wù)
      • [北京]010-87982920
      • [深圳]0755-82701186
      • 網(wǎng)站導(dǎo)航
      發(fā)布緊急采購
      • IC現(xiàn)貨
      • IC急購
      • 電子元器件
      VIP會(huì)員服務(wù)
      • 您現(xiàn)在的位置:買賣IC網(wǎng) > PDF目錄368268 > PSD935F2-20JI (意法半導(dǎo)體) Configurable Memory System on a Chip for 8-Bit Microcontrollers PDF資料下載
      參數(shù)資料
      型號(hào): PSD935F2-20JI
      廠商: 意法半導(dǎo)體
      英文描述: Configurable Memory System on a Chip for 8-Bit Microcontrollers
      中文描述: 在8片位微控制器可配置存儲(chǔ)系統(tǒng)
      文件頁數(shù): 57/91頁
      文件大?。?/td> 488K
      代理商: PSD935F2-20JI
      第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁當(dāng)前第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁
      PSD9XX Family
      PSD935G2
      56
      The
      PSD935G2
      Functional
      Blocks
      (cont.)
      Access
      5V V
      CC
      ,
      Typical
      Standby
      Current
      50 μA
      (Note 2)
      PLD
      Memory
      Access
      Time
      Recovery Time
      to Normal
      Access
      Propagation
      Delay
      Normal tpd
      (Note 1)
      Mode
      Power Down
      No Access
      tLVDV
      Table 25. PSD935G2 Timing and Standby Current During Power
      Down Mode
      NOTES:
      1. Power Down does not affect the operation of the PLD. The PLD operation in this
      mode is based only on the Turbo Bit.
      2. Typical current consumption assuming no PLD inputs are changing state and
      the PLD Turbo bit is off.
      Port Function
      MCU I/O
      PLD Out
      Address Out
      Data Port
      Peripheral I/O
      Pin Level
      No Change
      No Change
      Undefined
      Three-State
      Three-State
      Table 24. Power Down Mode’s Effect on
      Ports
      9.5.1 Automatic Power Down (APD) Unit and Power Down Mode (cont.)
      Power Down Mode
      By default, if you enable the PSD APD unit, Power Down Mode is automatically enabled.
      The device will enter Power Down Mode if the address strobe (ALE/AS) remains inactive
      for fifteen CLKIN (pin PD1) clock periods.
      The following should be kept in mind when the PSD is in Power Down Mode:
      If the address strobe starts pulsing again, the PSD will return to normal operation.
      The PSD will also return to normal operation if either the CSI input returns low or the
      Reset input returns high.
      The MCU address/data bus is blocked from all memories and PLDs.
      Various signals can be blocked (prior to Power Down Mode) from entering the PLDs
      by setting the appropriate bits in the PMMR registers. The blocked signals include
      MCU control signals and the common clock (CLKIN). Note that blocking CLKIN from
      the PLDs will not block CLKIN from the APD unit.
      All PSD memories enter Standby Mode and are drawing standby current. However,
      the PLDs and I/O ports do
      not
      go into Standby Mode because you don’t want to
      have to wait for the logic and I/O to “wake-up” before their outputs can change. See
      Table 24 for Power Down Mode effects on PSD ports.
      Typical standby current is 50 μA for 5 V parts. This standby current value assumes
      that there are no transitions on any PLD input.
      相關(guān)PDF資料
      PDF描述
      PSD935F2-20M Configurable Memory System on a Chip for 8-Bit Microcontrollers
      PSD935F2-20MI Configurable Memory System on a Chip for 8-Bit Microcontrollers
      PSD935F2-20U Configurable Memory System on a Chip for 8-Bit Microcontrollers
      PSD935F2-20UI Configurable Memory System on a Chip for 8-Bit Microcontrollers
      PSD935F2-70B81 Configurable Memory System on a Chip for 8-Bit Microcontrollers
      相關(guān)代理商/技術(shù)參數(shù)
      參數(shù)描述
      PSD935G2-90U 功能描述:SPLD - 簡(jiǎn)單可編程邏輯器件 TQFP-80 5V 4M 90N RoHS:否 制造商:Texas Instruments 邏輯系列:TICPAL22V10Z 大電池?cái)?shù)量:10 最大工作頻率:66 MHz 延遲時(shí)間:25 ns 工作電源電壓:4.75 V to 5.25 V 電源電流:100 uA 最大工作溫度:+ 75 C 最小工作溫度:0 C 安裝風(fēng)格:Through Hole 封裝 / 箱體:DIP-24
      PSD935G2V-90U 功能描述:SPLD - 簡(jiǎn)單可編程邏輯器件 U 511-PSD835G2V-90U RoHS:否 制造商:Texas Instruments 邏輯系列:TICPAL22V10Z 大電池?cái)?shù)量:10 最大工作頻率:66 MHz 延遲時(shí)間:25 ns 工作電源電壓:4.75 V to 5.25 V 電源電流:100 uA 最大工作溫度:+ 75 C 最小工作溫度:0 C 安裝風(fēng)格:Through Hole 封裝 / 箱體:DIP-24
      PSD954F2-90J 功能描述:SPLD - 簡(jiǎn)單可編程邏輯器件 U 511-PSD854F2-90J RoHS:否 制造商:Texas Instruments 邏輯系列:TICPAL22V10Z 大電池?cái)?shù)量:10 最大工作頻率:66 MHz 延遲時(shí)間:25 ns 工作電源電壓:4.75 V to 5.25 V 電源電流:100 uA 最大工作溫度:+ 75 C 最小工作溫度:0 C 安裝風(fēng)格:Through Hole 封裝 / 箱體:DIP-24
      PSD954F2-90M 功能描述:SPLD - 簡(jiǎn)單可編程邏輯器件 U 511-PSD854F2-90M RoHS:否 制造商:Texas Instruments 邏輯系列:TICPAL22V10Z 大電池?cái)?shù)量:10 最大工作頻率:66 MHz 延遲時(shí)間:25 ns 工作電源電壓:4.75 V to 5.25 V 電源電流:100 uA 最大工作溫度:+ 75 C 最小工作溫度:0 C 安裝風(fēng)格:Through Hole 封裝 / 箱體:DIP-24
      PSD954F2V-90J 功能描述:SPLD - 簡(jiǎn)單可編程邏輯器件 5.0V 2M 90ns RoHS:否 制造商:Texas Instruments 邏輯系列:TICPAL22V10Z 大電池?cái)?shù)量:10 最大工作頻率:66 MHz 延遲時(shí)間:25 ns 工作電源電壓:4.75 V to 5.25 V 電源電流:100 uA 最大工作溫度:+ 75 C 最小工作溫度:0 C 安裝風(fēng)格:Through Hole 封裝 / 箱體:DIP-24
      發(fā)布緊急采購,3分鐘左右您將得到回復(fù)。

      采購需求

      (若只采購一條型號(hào),填寫一行即可)

      發(fā)布成功!您可以繼續(xù)發(fā)布采購。也可以進(jìn)入我的后臺(tái),查看報(bào)價(jià)

      發(fā)布成功!您可以繼續(xù)發(fā)布采購。也可以進(jìn)入我的后臺(tái),查看報(bào)價(jià)

      *型號(hào) *數(shù)量 廠商 批號(hào) 封裝
      添加更多采購

      我的聯(lián)系方式

      *
      *
      *
      • VIP會(huì)員服務(wù) |
      • 廣告服務(wù) |
      • 付款方式 |
      • 聯(lián)系我們 |
      • 招聘銷售 |
      • 免責(zé)條款 |
      • 網(wǎng)站地圖

      感谢您访问我们的网站,您可能还对以下资源感兴趣:

      三级特黄60分钟在线观看,美女在线永久免费网站,边吃奶边摸下很爽视频,娇妻在厨房被朋友玩得呻吟`

      <label id="2kwc1"><xmp id="2kwc1"><li id="2kwc1"></li>