- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄190254 > PSD835G3-A-20B81 (意法半導(dǎo)體) Configurable Memory System on a Chip for 8-Bit Microcontrollers PDF資料下載
參數(shù)資料
| 型號： | PSD835G3-A-20B81 |
| 廠商： | 意法半導(dǎo)體 |
| 英文描述： | Configurable Memory System on a Chip for 8-Bit Microcontrollers |
| 中文描述： | 在8片位微控制器可配置存儲系統(tǒng) |
| 文件頁數(shù)： | 88/110頁 |
| 文件大小： | 570K |
| 代理商： | PSD835G3-A-20B81 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁當(dāng)前第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁
-70
-90
Slew
PT
TURBO
Rate
Symbol
Parameter
Conditions
Min
Max
Min
Max
Aloc
OFF
(Note 1)
Unit
Maximum Frequency
External Feedback
1/(tS +t CO)
34.4
30.30
MHz
Maximum Frequency
fMAX
Internal Feedback
1/(tS +t CO–10)
52.6
43.48
MHz
(fCNT)
Maximum Frequency
Pipelined Data
1/(tCH +t CL)
83.3
50.00
MHz
tS
Input Setup Time
14
15
Add 2 Add 12
ns
tH
Input Hold Time
0
ns
tCH
Clock High Time
Clock Input
6
10
ns
tCL
Clock Low Time
Clock Input
6
10
ns
tCO
Clock to Output Delay
Clock Input
15
18
Sub 2
ns
tARD
GPLD Array Delay
Any Micro
Cell
11
16
Add 2
ns
tMIN
Minimum Clock Period
tCH +t CL (Note 2)
12
20
ns
GPLD Micro
Cell Synchronous Clock Mode Timing (5 V ± 10% Versions)
NOTES: 1.
Fast Slew Rate output available on Port C and F.
2.
CLKIN tCLCL = tCH + tCL.
-70
-90
Slew
PT
TURBO
Rate
Symbol
Parameter
Conditions
Min
Max
Min
Max
Aloc
OFF
(Note 1)
Unit
tPD
GPLD Input Pin/Feedback to
20
25
Add 2 Add 12 Sub 2
ns
GPLD Combinatorial Output
tEA
GPLD Input to GPLD
Output Enable
21
26
Add 12 Sub 2
ns
tER
GPLD Input to GPLD
Output Disable
21
26
Add 12 Sub 2
ns
tARP
GPLD Register Clear or
Preset Delay
21
26
Add 12 Sub 2
ns
tARPW
GPLD Register Clear or
10
20
Add 12
ns
Preset Pulse Width
tARD
GPLD Array Delay
Any
11
16
Add 2
ns
Micro
Cell
GPLD Combinatorial Timing (5 V ± 10%)
NOTE: 1. Fast Slew Rate output available on Port C and F.
PSD835G2 AC/DC Parameters – GPLD Timing Parameters
(5 V ± 10% Versions)
PSD8XX Family
PSD835G2
78
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| PSD835G3-A-20B81I | Configurable Memory System on a Chip for 8-Bit Microcontrollers |
| PSD835G3-A-20J | Configurable Memory System on a Chip for 8-Bit Microcontrollers |
| PSD835G3-A-20JI | Configurable Memory System on a Chip for 8-Bit Microcontrollers |
| PSD835G3-A-20M | Configurable Memory System on a Chip for 8-Bit Microcontrollers |
| PSD835G3-A-20MI | Configurable Memory System on a Chip for 8-Bit Microcontrollers |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| PSD853F2-70J | 功能描述:SPLD - 簡單可編程邏輯器件 5.0V 1M 70ns RoHS:否 制造商:Texas Instruments 邏輯系列:TICPAL22V10Z 大電池?cái)?shù)量:10 最大工作頻率:66 MHz 延遲時(shí)間:25 ns 工作電源電壓:4.75 V to 5.25 V 電源電流:100 uA 最大工作溫度:+ 75 C 最小工作溫度:0 C 安裝風(fēng)格:Through Hole 封裝 / 箱體:DIP-24 |
| PSD853F2-70M | 功能描述:CPLD - 復(fù)雜可編程邏輯器件 5.0V 1M 70ns RoHS:否 制造商:Lattice 系列: 存儲類型:EEPROM 大電池?cái)?shù)量:128 最大工作頻率:333 MHz 延遲時(shí)間:2.7 ns 可編程輸入/輸出端數(shù)量:64 工作電源電壓:3.3 V 最大工作溫度:+ 90 C 最小工作溫度:0 C 封裝 / 箱體:TQFP-100 |
| PSD853F2-90J | 功能描述:CPLD - 復(fù)雜可編程邏輯器件 5.0V 1M 90ns RoHS:否 制造商:Lattice 系列: 存儲類型:EEPROM 大電池?cái)?shù)量:128 最大工作頻率:333 MHz 延遲時(shí)間:2.7 ns 可編程輸入/輸出端數(shù)量:64 工作電源電壓:3.3 V 最大工作溫度:+ 90 C 最小工作溫度:0 C 封裝 / 箱體:TQFP-100 |
| PSD853F2-90JI | 功能描述:CPLD - 復(fù)雜可編程邏輯器件 5.0V 1M 90ns RoHS:否 制造商:Lattice 系列: 存儲類型:EEPROM 大電池?cái)?shù)量:128 最大工作頻率:333 MHz 延遲時(shí)間:2.7 ns 可編程輸入/輸出端數(shù)量:64 工作電源電壓:3.3 V 最大工作溫度:+ 90 C 最小工作溫度:0 C 封裝 / 箱體:TQFP-100 |
| PSD853F2-90M | 功能描述:CPLD - 復(fù)雜可編程邏輯器件 5.0V 1M 90ns RoHS:否 制造商:Lattice 系列: 存儲類型:EEPROM 大電池?cái)?shù)量:128 最大工作頻率:333 MHz 延遲時(shí)間:2.7 ns 可編程輸入/輸出端數(shù)量:64 工作電源電壓:3.3 V 最大工作溫度:+ 90 C 最小工作溫度:0 C 封裝 / 箱體:TQFP-100 |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。