• <thead id="rpvyh"><tr id="rpvyh"><noframes id="rpvyh">
  •         
    
    
    參數(shù)資料
    型號(hào): PSD835G1V-B-20M
    廠商: 意法半導(dǎo)體
    英文描述: Configurable Memory System on a Chip for 8-Bit Microcontrollers
    中文描述: 在8片位微控制器可配置存儲(chǔ)系統(tǒng)
    文件頁(yè)數(shù): 80/110頁(yè)
    文件大?。?/td> 570K
    代理商: PSD835G1V-B-20M
    PSD835G2
    PSD8XX Family
    79
    PSD835G2 AC/DC Parameters – GPLD Timing Parameters
    (5 V ± 10% Versions)
    -70
    -90
    PT
    Aloc
    TURBO
    OFF
    Slew
    Rate
    Symbol
    Parameter
    Conditions
    Min
    Max
    Min
    Max
    Unit
    Maximum Frequency
    External Feedback
    Maximum Frequency
    Internal Feedback
    (f
    CNTA
    )
    Maximum Frequency
    Pipelined Data
    Input Setup Time
    Input Hold Time
    Clock Input High Time
    Clock Input Low Time
    Clock to Output Delay
    GPLD Array Delay
    Minimum Clock Period
    1/(t
    SA
    +t
    COA
    )
    38.4
    26.32
    MHz
    f
    MAXA
    1/(t
    SA
    +t
    COA
    –10)
    62.5
    35.71
    MHz
    1/(t
    CHA
    +t
    CLA
    )
    47.6
    37.03
    MHz
    t
    SA
    t
    HA
    t
    CHA
    t
    CLA
    t
    COA
    t
    ARDA
    t
    MINA
    6
    7
    9
    12
    8
    Add 2 Add 12
    ns
    ns
    ns
    ns
    ns
    ns
    ns
    12
    12
    15
    Add 12
    Add 12
    Add 12 Sub 2
    21
    11
    30
    16
    Any Micro
    Cell
    1/f
    CNTA
    Add 2
    16
    28
    GPLD Micro
    Cell Asynchronous Clock Mode Timing
    (5 V ± 10% Versions)
    -70
    -90
    PT
    Aloc
    TURBO
    OFF
    Symbol
    Parameter
    Conditions
    Min
    Max
    Min
    Max
    Unit
    t
    IS
    t
    IH
    t
    INH
    t
    INL
    t
    INO
    Input Setup Time
    (Note 1)
    0
    0
    ns
    Input Hold Time
    (Note 1)
    15
    20
    Add 12
    ns
    NIB Input High Time
    (Note 1)
    9
    12
    ns
    NIB Input Low Time
    (Note 1)
    9
    12
    ns
    NIB Input to Combinatorial Delay
    (Note 1)
    34
    46
    Add 2 Add 12
    ns
    Input Micro
    Cell Timing
    (5 V ± 10% Versions)
    NOTE:
    1. Inputs from Port A, B, and C relative to register/latch clock from the PLD. ALE latch timings refer to t
    AVLX
    and t
    LXAX
    .
    相關(guān)PDF資料
    PDF描述
    PSD835G1V-B-20MI Configurable Memory System on a Chip for 8-Bit Microcontrollers
    PSD835G1V-B-20U Configurable Memory System on a Chip for 8-Bit Microcontrollers
    PSD835G1V-B-20UI Configurable Memory System on a Chip for 8-Bit Microcontrollers
    PSD835G1V-B-70B81 Configurable Memory System on a Chip for 8-Bit Microcontrollers
    PSD835G1V-B-70B81I Configurable Memory System on a Chip for 8-Bit Microcontrollers
    相關(guān)代理商/技術(shù)參數(shù)
    參數(shù)描述
    PSD835G2-70U 功能描述:靜態(tài)隨機(jī)存取存儲(chǔ)器 5.0V 4M 70ns RoHS:否 制造商:Cypress Semiconductor 存儲(chǔ)容量:16 Mbit 組織:1 M x 16 訪問(wèn)時(shí)間:55 ns 電源電壓-最大:3.6 V 電源電壓-最小:2.2 V 最大工作電流:22 uA 最大工作溫度:+ 85 C 最小工作溫度:- 40 C 安裝風(fēng)格:SMD/SMT 封裝 / 箱體:TSOP-48 封裝:Tray
    PSD835G2-90U 功能描述:靜態(tài)隨機(jī)存取存儲(chǔ)器 5.0V 4M 90ns RoHS:否 制造商:Cypress Semiconductor 存儲(chǔ)容量:16 Mbit 組織:1 M x 16 訪問(wèn)時(shí)間:55 ns 電源電壓-最大:3.6 V 電源電壓-最小:2.2 V 最大工作電流:22 uA 最大工作溫度:+ 85 C 最小工作溫度:- 40 C 安裝風(fēng)格:SMD/SMT 封裝 / 箱體:TSOP-48 封裝:Tray
    PSD835G2-90UI 功能描述:靜態(tài)隨機(jī)存取存儲(chǔ)器 5.0V 4M 90ns RoHS:否 制造商:Cypress Semiconductor 存儲(chǔ)容量:16 Mbit 組織:1 M x 16 訪問(wèn)時(shí)間:55 ns 電源電壓-最大:3.6 V 電源電壓-最小:2.2 V 最大工作電流:22 uA 最大工作溫度:+ 85 C 最小工作溫度:- 40 C 安裝風(fēng)格:SMD/SMT 封裝 / 箱體:TSOP-48 封裝:Tray
    PSD835G2V-12UI 功能描述:靜態(tài)隨機(jī)存取存儲(chǔ)器 3.0V 4M 120ns RoHS:否 制造商:Cypress Semiconductor 存儲(chǔ)容量:16 Mbit 組織:1 M x 16 訪問(wèn)時(shí)間:55 ns 電源電壓-最大:3.6 V 電源電壓-最小:2.2 V 最大工作電流:22 uA 最大工作溫度:+ 85 C 最小工作溫度:- 40 C 安裝風(fēng)格:SMD/SMT 封裝 / 箱體:TSOP-48 封裝:Tray
    PSD835G2V-90U 功能描述:靜態(tài)隨機(jī)存取存儲(chǔ)器 3.0V 4M 90ns RoHS:否 制造商:Cypress Semiconductor 存儲(chǔ)容量:16 Mbit 組織:1 M x 16 訪問(wèn)時(shí)間:55 ns 電源電壓-最大:3.6 V 電源電壓-最小:2.2 V 最大工作電流:22 uA 最大工作溫度:+ 85 C 最小工作溫度:- 40 C 安裝風(fēng)格:SMD/SMT 封裝 / 箱體:TSOP-48 封裝:Tray