- 您現在的位置：買賣IC網 > PDF目錄368159 > PSD4135F1V-70JI (意法半導體) Flash In-System-Programmable Peripherals for 16-Bit MCUs PDF資料下載
參數資料
| 型號： | PSD4135F1V-70JI |
| 廠商： | 意法半導體 |
| 英文描述： | Flash In-System-Programmable Peripherals for 16-Bit MCUs |
| 中文描述： | Flash在系統(tǒng)可編程外設的16位微控制器 |
| 文件頁數： | 80/93頁 |
| 文件大小： | 503K |
| 代理商： | PSD4135F1V-70JI |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁當前第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁
Preliminary Information
PSD4000 Series
-90
-12
Symbol
Parameter
Conditions
Min
Max
Min
Max
Unit
t
LVDV
ALE Access Time from
Power Down
128
135
ns
Maximum Delay from APD Enable
to Internal PDN Valid Signal
t
CLWH
Using CLKIN Input
15
*
t
CLCL
(μs) (Note 1)
μs
Power Down Timing
(3.0 V to 3.6 V Versions)
Symbol
Parameter
Conditions
Min
Typ
Max
Unit
t
NLNH
Warm RESET Active Low Time (Note 1)
300
ns
t
OPR
RESET High to Operational Device
300
ns
t
NLNH-PO
Power On Reset Active Low Time
1
ms
Warm RESETActive Low Time
(Note 2)
t
NLNH-A
25
μs
Reset Pin Timing
(3.0 V to 3.6 V Versions)
NOTE:
1. t
CLCL
is the CLKIN clock period.
Microcontroller Interface – PSD4000 AC/DC Parameters
(3.0 V to 3.6 V Versions)
Symbol
Parameter
Conditions
Min
Typ
Max
Unit
t
BVBH
VstbyDetection to VstbyonOutput
High
(Note 1)
20
μs
t
BXBL
VstbyOff Detection to Vstbyon
Output Low
(Note 1)
20
μs
V
stbyon
Timing
(3.0 V to 3.6 V Versions)
NOTE:
1. RESET will not abort Flash programming/erase cycles.
2. RESET will abort Flash programming or erase cycle.
NOTE:
1. Vstbyon is measured at V
CC
ramp rate of 2 ms.
77
發(fā)布緊急采購，3分鐘左右您將得到回復。