- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄3876 > PIC24F08KL302-I/MQ (Microchip Technology)IC MCU 16BIT 8KB FLASH 28-QFN PDF資料下載
參數(shù)資料
| 型號： | PIC24F08KL302-I/MQ |
| 廠商： | Microchip Technology |
| 文件頁數(shù)： | 137/260頁 |
| 文件大?。?/td> | 0K |
| 描述： | IC MCU 16BIT 8KB FLASH 28-QFN |
| 產(chǎn)品培訓模塊： | Low Cost PIC24F KL Family Overview |
| 標準包裝： | 73 |
| 系列： | PIC® XLP™ 24F |
| 核心處理器： | PIC |
| 芯體尺寸： | 16-位 |
| 速度： | 32MHz |
| 連通性： | I²C，IrDA，LIN，SPI，UART/USART |
| 外圍設(shè)備： | 欠壓檢測/復位，HLVD，POR，PWM，WDT |
| 輸入/輸出數(shù)： | 24 |
| 程序存儲器容量： | 8KB（2.75K x 24） |
| 程序存儲器類型： | 閃存 |
| EEPROM 大?。?/td> | 256 x 8 |
| RAM 容量： | 1K x 8 |
| 電壓 - 電源 (Vcc/Vdd)： | 1.8 V ~ 3.6 V |
| 振蕩器型： | 內(nèi)部 |
| 工作溫度： | -40°C ~ 85°C |
| 封裝/外殼： | 28-VFQFN 裸露焊盤 |
| 包裝： | 管件 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁當前第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁第199頁第200頁第201頁第202頁第203頁第204頁第205頁第206頁第207頁第208頁第209頁第210頁第211頁第212頁第213頁第214頁第215頁第216頁第217頁第218頁第219頁第220頁第221頁第222頁第223頁第224頁第225頁第226頁第227頁第228頁第229頁第230頁第231頁第232頁第233頁第234頁第235頁第236頁第237頁第238頁第239頁第240頁第241頁第242頁第243頁第244頁第245頁第246頁第247頁第248頁第249頁第250頁第251頁第252頁第253頁第254頁第255頁第256頁第257頁第258頁第259頁第260頁
CHAPTER 7 16-BIT TIMER/EVENT COUNTERS 0 AND 1
User’s Manual U15905EJ2V1UD
219
(2) Timer mode control registers 01 and 11 (TMC01 and TMC11)
The TMCn1 registers control the operation of TMn (n = 0, 1).
These registers can be read or written in 8-bit units.
These registers are set to 20H after reset.
Cautions 1. The various bits of the TMCn1 register must not be changed during timer operation. If
they are to be changed, they must be changed after setting the TMCEn bit of the TMCn0
register to 0. If these bits are overwritten during timer operation, operation cannot be
guaranteed (n = 0, 1).
2. If the ENTOn and ALVn bits are changed at the same time, a glitch (spike shaped noise)
may be generated in the TOn pin output. Either create a circuit configuration that will not
malfunction even if a glitch is generated or make sure that the ENTOn and ALVn bits do
not change at the same time (n = 0, 1).
3. TOn output is not changed by an external interrupt signal (INTPn0 or INTPn1). To use the
TOn signal, specify that the capture/compare registers are compare registers (CMSn0 and
CMSn1 bits of TMCn1 register = 1) (n = 0, 1).
(1/2)
OSTn
After the overflow, counting continues (free-running mode).
After the overflow, the timer maintains the value 0000H, and counting
stops (overflow stop mode).
OSTn
0
1
Setting of operation when TMn register overflowed
TMCn1
(n = 0, 1)
ENTOn
ALVn
ETIn
CCLRn
ECLRn
CMSn1
CMSn0
7
6
54
32
1
0
After reset: 20H
R/W
Address: TMC01 FFFFF608H
TMC11 FFFFF618H
When OSTn bit = 1, the TMCEn bit of TMCn0 remains at 1. Counting is restarted by
writing 1 to the TMCEn bit.
External pulse output is disabled.
External pulse output is enabled.
ENTOn
0
1
External pulse output (TOn) enable/disable
When OSTn bit = 0, output of the ALVn bit inactive level to the TOn pin is fixed.
The TOn pin level is not changed even if a match signal from the corresponding
compare register is generated.
When OSTn bit = 1, a compare register match causes TOn output to change.
However, if capture mode is set, TOn output does not change. The ALVn bit
inactive level is output from the time when timer output is enabled until a match
signal is first generated.
If either CCn0 or CCn1 is specified as a capture register, the ENTOn bit must be
set to 0.
發(fā)布緊急采購，3分鐘左右您將得到回復。