<rp id="en3wh"><label id="en3wh"></label></rp>
<table id="en3wh"><delect id="en3wh"></delect></table>
  • 參數(shù)資料
    型號(hào): OR3T165-5BA352I
    元件分類: FPGA
    英文描述: FPGA, 1024 CLBS, 120000 GATES, PBGA352
    封裝: PLASTIC, BGA-352
    文件頁(yè)數(shù): 208/210頁(yè)
    文件大小: 2138K
    代理商: OR3T165-5BA352I
    第1頁(yè)第2頁(yè)第3頁(yè)第4頁(yè)第5頁(yè)第6頁(yè)第7頁(yè)第8頁(yè)第9頁(yè)第10頁(yè)第11頁(yè)第12頁(yè)第13頁(yè)第14頁(yè)第15頁(yè)第16頁(yè)第17頁(yè)第18頁(yè)第19頁(yè)第20頁(yè)第21頁(yè)第22頁(yè)第23頁(yè)第24頁(yè)第25頁(yè)第26頁(yè)第27頁(yè)第28頁(yè)第29頁(yè)第30頁(yè)第31頁(yè)第32頁(yè)第33頁(yè)第34頁(yè)第35頁(yè)第36頁(yè)第37頁(yè)第38頁(yè)第39頁(yè)第40頁(yè)第41頁(yè)第42頁(yè)第43頁(yè)第44頁(yè)第45頁(yè)第46頁(yè)第47頁(yè)第48頁(yè)第49頁(yè)第50頁(yè)第51頁(yè)第52頁(yè)第53頁(yè)第54頁(yè)第55頁(yè)第56頁(yè)第57頁(yè)第58頁(yè)第59頁(yè)第60頁(yè)第61頁(yè)第62頁(yè)第63頁(yè)第64頁(yè)第65頁(yè)第66頁(yè)第67頁(yè)第68頁(yè)第69頁(yè)第70頁(yè)第71頁(yè)第72頁(yè)第73頁(yè)第74頁(yè)第75頁(yè)第76頁(yè)第77頁(yè)第78頁(yè)第79頁(yè)第80頁(yè)第81頁(yè)第82頁(yè)第83頁(yè)第84頁(yè)第85頁(yè)第86頁(yè)第87頁(yè)第88頁(yè)第89頁(yè)第90頁(yè)第91頁(yè)第92頁(yè)第93頁(yè)第94頁(yè)第95頁(yè)第96頁(yè)第97頁(yè)第98頁(yè)第99頁(yè)第100頁(yè)第101頁(yè)第102頁(yè)第103頁(yè)第104頁(yè)第105頁(yè)第106頁(yè)第107頁(yè)第108頁(yè)第109頁(yè)第110頁(yè)第111頁(yè)第112頁(yè)第113頁(yè)第114頁(yè)第115頁(yè)第116頁(yè)第117頁(yè)第118頁(yè)第119頁(yè)第120頁(yè)第121頁(yè)第122頁(yè)第123頁(yè)第124頁(yè)第125頁(yè)第126頁(yè)第127頁(yè)第128頁(yè)第129頁(yè)第130頁(yè)第131頁(yè)第132頁(yè)第133頁(yè)第134頁(yè)第135頁(yè)第136頁(yè)第137頁(yè)第138頁(yè)第139頁(yè)第140頁(yè)第141頁(yè)第142頁(yè)第143頁(yè)第144頁(yè)第145頁(yè)第146頁(yè)第147頁(yè)第148頁(yè)第149頁(yè)第150頁(yè)第151頁(yè)第152頁(yè)第153頁(yè)第154頁(yè)第155頁(yè)第156頁(yè)第157頁(yè)第158頁(yè)第159頁(yè)第160頁(yè)第161頁(yè)第162頁(yè)第163頁(yè)第164頁(yè)第165頁(yè)第166頁(yè)第167頁(yè)第168頁(yè)第169頁(yè)第170頁(yè)第171頁(yè)第172頁(yè)第173頁(yè)第174頁(yè)第175頁(yè)第176頁(yè)第177頁(yè)第178頁(yè)第179頁(yè)第180頁(yè)第181頁(yè)第182頁(yè)第183頁(yè)第184頁(yè)第185頁(yè)第186頁(yè)第187頁(yè)第188頁(yè)第189頁(yè)第190頁(yè)第191頁(yè)第192頁(yè)第193頁(yè)第194頁(yè)第195頁(yè)第196頁(yè)第197頁(yè)第198頁(yè)第199頁(yè)第200頁(yè)第201頁(yè)第202頁(yè)第203頁(yè)第204頁(yè)第205頁(yè)第206頁(yè)第207頁(yè)當(dāng)前第208頁(yè)第209頁(yè)第210頁(yè)
    Preliminary Data Sheet, Rev. 1
    September 1998
    ORCA Series 3 FPGAs
    Lucent Technologies Inc.
    97
    Electrical Characteristics (continued)
    Table 36. Electrical Characteristics (continued)
    * On the OR3Txxx devices, the pull-up resistor will externally pull the pin to a level 1.0 V below VDD.
    Notes:
    The values specified in the table are obtained during a steady-state mode. The transient regimes defined by power switching are not included.
    Electrical characteristics for the PCM are advance information.
    Parameter
    Sym-
    bol
    Test Conditions
    OR3Cxx
    OR3Txxx
    Unit
    Min
    Max
    Min
    Max
    DONE Pull-up
    Resistor*
    RDONE
    100
    100
    k
    M[3:0] Pull-up
    Resistors*
    RM
    100
    100
    k
    I/O Pad Static Pull-up
    Current*
    IPU
    OR3Cxx (VDD = 5.25 V,
    VIN = VSS, TA = 0 °C)
    OR3Txxx (VDD = 3.6 V,
    VIN = VSS, TA = 0 °C)
    14.4
    50.9
    14.4
    50.9
    A
    I/O Pad Static
    Pull-down Current
    IPD
    OR3Cxx (VDD = 5.25 V,
    VIN = VSS, TA = 0 °C)
    OR3Txxx (VDD = 3.6 V,
    VIN = VSS, TA = 0 °C)
    26
    103
    26
    103
    A
    I/O Pad Pull-up
    Resistor*
    RPU
    VDD = all, VIN = VSS, TA = 0 °C
    100
    100
    k
    I/O Pad Pull-down
    Resistor
    RPD
    VDD = all, VIN = VDD, TA = 0 °C
    50
    50
    k
    Table 37. Programmable Clock Manager (PCM) Electrical Characteristics (Advance Information)
    OR3Cxx Commercial: VDD = 5.0 V ± 5%, 0 °C
    < TA < 70 °C; Industrial: VDD = 5.0 V ± 10%, –40 °C < TA < +85 °C.
    OR3Txxx Commercial: VDD = 3.0 V to 3.6 V, 0 °C
    < TA < 70 °C; Industrial: VDD = 3.0 V to 3.6 V, –40 °C < TA < +85 °C.
    Parameter
    Symbol
    Test Conditions
    OR3Cxx
    OR3Txxx
    Unit
    Min
    Max
    Min
    Max
    Residual Current
    IPCM_OFF
    POWER_OFF = H, no clock
    1.0
    TBD
    A
    Maximum Current,
    PLL Mode
    IMAX_PLL
    POWER_OFF = L, CLK_IN =
    80 MHz, PLL mode
    —20—
    TBD
    mA
    Standby Current,
    PLL Mode
    ISTBY_PLL
    POWER_OFF = L, no clock,
    PLL mode
    —2—
    TBD
    mA
    Maximum Current,
    DLL Mode
    IMAX_DLL
    POWER_OFF = L, CLK_IN =
    80 MHz, DLL mode
    —20—
    TBD
    mA
    Standby Current,
    DLL Mode
    ISTBY_DLL
    POWER_OFF = L, no clock,
    DLL mode
    —2—
    TBD
    mA
    Maximum Current,
    Clock 2x Mode
    IMAX_CLK2X
    POWER_OFF = L, CLK_IN =
    80 MHz, clock 2x mode
    —20—
    TBD
    mA
    Standby Current,
    Clock 2x Mode
    ISTBY_CLK2X
    POWER_OFF = L, no clock,
    clock 2x mode
    —2—
    TBD
    mA
    相關(guān)PDF資料
    PDF描述
    OR3T165-5BA352 FPGA, 1024 CLBS, 120000 GATES, PBGA352
    OR3T165-5BC432I FPGA, 1024 CLBS, 120000 GATES, PBGA432
    OR3T165-5BC600I FPGA, 1024 CLBS, 120000 GATES, PBGA600
    OR3T165-5PS208I FPGA, 1024 CLBS, 120000 GATES, PQFP208
    OR3T165-5PS208 FPGA, 1024 CLBS, 120000 GATES, PQFP208
    相關(guān)代理商/技術(shù)參數(shù)
    參數(shù)描述
    OR3T20 制造商:AGERE 制造商全稱:AGERE 功能描述:3C and 3T Field-Programmable Gate Arrays
    OR3T20-4BA256I 制造商:未知廠家 制造商全稱:未知廠家 功能描述:Field Programmable Gate Array (FPGA)
    OR3T20-4S208I 制造商:未知廠家 制造商全稱:未知廠家 功能描述:Field Programmable Gate Array (FPGA)
    OR3T20-4S240I 制造商:未知廠家 制造商全稱:未知廠家 功能描述:Field Programmable Gate Array (FPGA)
    OR3T20-5BA256 制造商:AGERE 制造商全稱:AGERE 功能描述:3C and 3T Field-Programmable Gate Arrays