<small id="2ysk6"><small id="2ysk6"><label id="2ysk6"></label></small></small>
<ins id="2ysk6"></ins>
<pre id="2ysk6"><td id="2ysk6"></td></pre>
  • <nobr id="2ysk6"></nobr>
    <nobr id="2ysk6"><output id="2ysk6"></output></nobr><rt id="2ysk6"><pre id="2ysk6"><fieldset id="2ysk6"></fieldset></pre></rt>
    參數(shù)資料
    型號(hào): OR2T04A-5PS160
    廠商: Electronic Theatre Controls, Inc.
    元件分類: FPGA
    英文描述: Field-Programmable Gate Arrays
    中文描述: 現(xiàn)場(chǎng)可編程門陣列
    文件頁(yè)數(shù): 46/192頁(yè)
    文件大小: 3148K
    代理商: OR2T04A-5PS160
    第1頁(yè)第2頁(yè)第3頁(yè)第4頁(yè)第5頁(yè)第6頁(yè)第7頁(yè)第8頁(yè)第9頁(yè)第10頁(yè)第11頁(yè)第12頁(yè)第13頁(yè)第14頁(yè)第15頁(yè)第16頁(yè)第17頁(yè)第18頁(yè)第19頁(yè)第20頁(yè)第21頁(yè)第22頁(yè)第23頁(yè)第24頁(yè)第25頁(yè)第26頁(yè)第27頁(yè)第28頁(yè)第29頁(yè)第30頁(yè)第31頁(yè)第32頁(yè)第33頁(yè)第34頁(yè)第35頁(yè)第36頁(yè)第37頁(yè)第38頁(yè)第39頁(yè)第40頁(yè)第41頁(yè)第42頁(yè)第43頁(yè)第44頁(yè)第45頁(yè)當(dāng)前第46頁(yè)第47頁(yè)第48頁(yè)第49頁(yè)第50頁(yè)第51頁(yè)第52頁(yè)第53頁(yè)第54頁(yè)第55頁(yè)第56頁(yè)第57頁(yè)第58頁(yè)第59頁(yè)第60頁(yè)第61頁(yè)第62頁(yè)第63頁(yè)第64頁(yè)第65頁(yè)第66頁(yè)第67頁(yè)第68頁(yè)第69頁(yè)第70頁(yè)第71頁(yè)第72頁(yè)第73頁(yè)第74頁(yè)第75頁(yè)第76頁(yè)第77頁(yè)第78頁(yè)第79頁(yè)第80頁(yè)第81頁(yè)第82頁(yè)第83頁(yè)第84頁(yè)第85頁(yè)第86頁(yè)第87頁(yè)第88頁(yè)第89頁(yè)第90頁(yè)第91頁(yè)第92頁(yè)第93頁(yè)第94頁(yè)第95頁(yè)第96頁(yè)第97頁(yè)第98頁(yè)第99頁(yè)第100頁(yè)第101頁(yè)第102頁(yè)第103頁(yè)第104頁(yè)第105頁(yè)第106頁(yè)第107頁(yè)第108頁(yè)第109頁(yè)第110頁(yè)第111頁(yè)第112頁(yè)第113頁(yè)第114頁(yè)第115頁(yè)第116頁(yè)第117頁(yè)第118頁(yè)第119頁(yè)第120頁(yè)第121頁(yè)第122頁(yè)第123頁(yè)第124頁(yè)第125頁(yè)第126頁(yè)第127頁(yè)第128頁(yè)第129頁(yè)第130頁(yè)第131頁(yè)第132頁(yè)第133頁(yè)第134頁(yè)第135頁(yè)第136頁(yè)第137頁(yè)第138頁(yè)第139頁(yè)第140頁(yè)第141頁(yè)第142頁(yè)第143頁(yè)第144頁(yè)第145頁(yè)第146頁(yè)第147頁(yè)第148頁(yè)第149頁(yè)第150頁(yè)第151頁(yè)第152頁(yè)第153頁(yè)第154頁(yè)第155頁(yè)第156頁(yè)第157頁(yè)第158頁(yè)第159頁(yè)第160頁(yè)第161頁(yè)第162頁(yè)第163頁(yè)第164頁(yè)第165頁(yè)第166頁(yè)第167頁(yè)第168頁(yè)第169頁(yè)第170頁(yè)第171頁(yè)第172頁(yè)第173頁(yè)第174頁(yè)第175頁(yè)第176頁(yè)第177頁(yè)第178頁(yè)第179頁(yè)第180頁(yè)第181頁(yè)第182頁(yè)第183頁(yè)第184頁(yè)第185頁(yè)第186頁(yè)第187頁(yè)第188頁(yè)第189頁(yè)第190頁(yè)第191頁(yè)第192頁(yè)
    Data Sheet
    June 1999
    ORCA Series 2 FPGAs
    46
    Lucent Technologies Inc.
    Configuration Data Format
    (continued)
    Table 9. Configuration Frame Format and Contents
    Note:
    For slave parallel mode, the byte containing the preamble must be 11110010. The number of leading header dummy bits must
    be (n
    *
    8) + 4, where n is any nonnegative integer and the number of trailing dummy bits must be (n
    *
    8), where n is any positive
    integer. The number of stop bits/frame for slave parallel mode must be (x
    *
    8), where x is a positive integer. Note also that the bit
    stream generator tool supplies a bit stream which is compatible with all configuration modes, including slave parallel mode.
    Header
    11111111
    0010
    24-Bit Length Count
    1111
    0
    P—1
    C—0
    Opar, Epar
    Addr[10:0] =
    11111111111
    Prty_En
    Reserved [42:0]
    ID
    111
    0
    P—1 or 0
    C—1 or 0
    Leading header—4 bits minimum dummy bits
    Preamble
    Configuration frame length
    Trailing header—4 bits minimum dummy bits
    Frame start
    Must be set to 1 to indicate data frame
    Must be set to 0 to indicate uncompressed
    Frame parity bits
    ID frame address
    ID Frame
    (Optional)
    Set to 1 to enable parity
    Reserved bits set to 0
    20-bit part ID
    Three or more stop bits (high) to separate frames
    Frame start
    1 indicates data frame; 0 indicates all frames are written
    Uncompressed—0 indicates data and address are supplied;
    Compressed—1 indicates only address is supplied
    Frame parity bits
    Column address in FPGA to be written
    Alignment bit (different number of 0s needed for each part)
    Write bit—used in uncompressed data frame
    Needed only in an uncompressed data frame
    Configuration
    Data
    Frame
    (repeated for
    each data frame)
    Opar, Epar
    Addr[10:0]
    A
    1
    Data Bits
    .
    .
    111
    0010011111111111
    .
    .
    One or more stop bits (high) to separate frames
    16 bits—00 indicates all frames are written
    End of
    Configuration
    Postamble
    111111 . . . . .
    Additional 1s
    相關(guān)PDF資料
    PDF描述
    OR2T04A-5PS160I Field-Programmable Gate Arrays
    OR2T04A-5S100 Field-Programmable Gate Arrays
    OR2T04A-5S100I Field-Programmable Gate Arrays
    OR2T04A-5S208 Field-Programmable Gate Arrays
    OR2C40A-5S208 Field-Programmable Gate Arrays
    相關(guān)代理商/技術(shù)參數(shù)
    參數(shù)描述
    OR2T04A-5PS160I 制造商:未知廠家 制造商全稱:未知廠家 功能描述:Field-Programmable Gate Arrays
    OR2T04A-5PS208 制造商:未知廠家 制造商全稱:未知廠家 功能描述:Field-Programmable Gate Arrays
    OR2T04A-5PS208I 制造商:未知廠家 制造商全稱:未知廠家 功能描述:Field-Programmable Gate Arrays
    OR2T04A-5PS84 制造商:未知廠家 制造商全稱:未知廠家 功能描述:Field-Programmable Gate Arrays
    OR2T04A-5PS84I 制造商:未知廠家 制造商全稱:未知廠家 功能描述:Field-Programmable Gate Arrays