- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄383719 > OR2C40A-7BC208I (Electronic Theatre Controls, Inc.) Field-Programmable Gate Arrays PDF資料下載
參數(shù)資料
| 型號： | OR2C40A-7BC208I |
| 廠商： | Electronic Theatre Controls, Inc. |
| 元件分類： | FPGA |
| 英文描述： | Field-Programmable Gate Arrays |
| 中文描述： | 現(xiàn)場可編程門陣列 |
| 文件頁數(shù)： | 145/192頁 |
| 文件大?。?/td> | 3148K |
| 代理商： | OR2C40A-7BC208I |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁當(dāng)前第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁
Data Sheet
June 1999
ORCA Series 2 FPGAs
Lucent Technologies Inc.
145
Timing Characteristics
(continued)
1. Readback of the configuration bit stream when simultaneously writing to a PFU in either SSPM fast mode or SDPM fast mode is not allowed.
2. Because the setup time of data into the latches/FFs is less than 0 ns, data written into the RAM can be loaded into a latch/FF in the same
PFU on the next opposite clock edge (one-half clock period).
Note: Speed grades of -5, -6, and -7 are for OR2TxxA devices only.
Table 39A. OR2CxxA and OR2TxxA Synchronous Memory Write Characteristics (SSPM and SDPM Modes)
OR2CxxA Commercial: V
DD
= 5.0 V ± 5%, 0 °C
≤
T
A
≤
70 °C; OR2CxxA Industrial: V
DD
= 5.0 V ± 10%, –40 °C
≤
T
A
≤
+85 °C.
OR2TxxA Commercial: V
DD
= 3.0 V to 3.6 V, 0 °C
≤
T
A
≤
70 °C; OR2TxxA Industrial: V
DD
= 3.0 V to 3.6 V, –40 °C
≤
T
A
≤
+85
°C.
Parameter
Symbol
Speed
Unit
-2
-3
-4
-5
-6
-7
Min
Max
Min
Max
Min
Max
Min
Max
Min
Max
Min
Max
Write Operation for Fast-RAM Mode
1
:
Maximum Frequency
Clock Low Time
Clock High Time
Clock to Data Valid (CK to F[3:0])
2
FFSCK
TFSCL
TFSCH
FMEMS_DEL
38.2
13.1
13.1
—
—
—
—
9.0
52.6
9.5
9.5
—
—
—
—
7.4
83.3
6.0
6.0
—
—
—
—
6.2
90.9
5.5
5.5
—
—
—
—
5.0
92.6
5.4
5.4
—
—
—
—
5.3
96.2
5.2
5.2
—
—
—
—
5.2
MHz
ns
ns
ns
Write Operation for Normal RAM Mode:
Maximum Frequency
Clock Low Time
Clock High Time
Clock to Data Valid (CK to F[3:0])
FSCK
TSCL
TSCH
MEMS_DEL
24.3
20.6
20.6
—
—
—
—
10.9
33.3
15.0
15.0
—
—
—
—
8.6
52.6
9.5
9.5
—
—
—
—
7.5
58.0
8.5
8.5
—
—
—
—
6.0
58.8
8.5
8.5
—
—
—
—
6.4
59.8
8.4
8.4
—
—
—
—
5.9
MHz
ns
ns
ns
Write Operation Setup Time:
Address to Clock (A[3:0]/B[3:0] to CK)
Data to Clock (WD[3:0] to CK)
Write Enable (WREN) to Clock
(A4 to CK)
Write-port Enable (WPE) to Clock
(C0 to CK)
MEMS_ASET
MEMS_DSET
MEMS_WRSET
MEMS_PWRSET
0.0
0.0
0.0
0.0
—
—
—
—
0.0
0.0
0.0
0.0
—
—
—
—
0.0
0.0
0.0
0.0
—
—
—
—
0.0
0.0
0.0
0.0
—
—
—
—
0.0
0.0
0.0
0.0
—
—
—
—
0.0
0.0
0.0
0.0
—
—
—
—
ns
ns
ns
ns
Write Operation Hold Time:
Address to Clock (A[3:0]/B[3:0] to CK)
Data to Clock (WD[3:0] to CK)
Write Enable (WREN) to Clock
(A4 to CK)
Write-port Enable (WPE) to Clock
(C0 to CK)
MEMS_AHLD
MEMS_DHLD
MEMS_WRHLD
MEMS_PWRHLD
3.8
3.8
3.8
3.3
—
—
—
—
3.0
3.0
3.0
2.3
—
—
—
—
2.2
2.2
2.2
1.5
—
—
—
—
2.0
2.0
2.0
1.4
—
—
—
—
1.9
1.9
1.9
1.9
—
—
—
—
1.8
1.8
1.8
1.2
—
—
—
—
ns
ns
ns
ns
Table 39.B OR2TxxB Synchronous Memory Write Characteristics (SSPM and SDPM Modes)
OR2TxxB Commercial: V
DD
= 3.0 V to 3.6 V, 0 °C
≤
T
A
≤
70 °C; OR2TxxB Industrial: V
DD
= 3.0 V to 3.6 V, –40 °C
≤
T
A
≤
+85
°C.
Parameter
Symbol
Speed
Unit
-7
-8
Min
Max
Min
Max
Write Operation for Fast-RAM Mode
1
:
Maximum Frequency
Clock Low Time
Clock High Time
Clock to Data Valid (CK to F[3:0])
2
Write Operation for Normal RAM Mode:
Maximum Frequency
Clock Low Time
Clock High Time
Clock to Data Valid (CK to F[3:0])
F
FSCK
T
FSCL
T
FSCH
FMEMS_DEL
97.7
5.1
5.1
—
—
—
—
5.1
112.4
4.5
4.5
—
—
—
—
4.5
MHz
ns
ns
ns
F
SCK
T
SCL
T
SCH
MEMS_DEL
60.8
8.2
8.2
—
—
—
—
5.1
69.9
7.2
7.2
—
—
—
—
4.5
MHz
ns
ns
ns
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| OR2C40A-7BC240 | Field-Programmable Gate Arrays |
| OR2C40A-7BC240I | Field-Programmable Gate Arrays |
| OR2C40A-7BC304 | Field-Programmable Gate Arrays |
| OR2C40A-7BC304I | Field-Programmable Gate Arrays |
| OR2C40A-7BC352 | CAP 680PF 100V 10% NP0(C0G) SMD-0805 BULK TIN/LEAD/ALLOY M-MIL-PRF-55681 |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| OR2T04A | 制造商:LATTICE 制造商全稱:Lattice Semiconductor 功能描述:Field-Programmable Gate Arrays |
| OR2T04A-2BA100 | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:Field-Programmable Gate Arrays |
| OR2T04A-2BA100I | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:Field-Programmable Gate Arrays |
| OR2T04A-2BA144 | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:Field-Programmable Gate Arrays |
| OR2T04A-2BA144I | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:Field-Programmable Gate Arrays |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。