• <i id="svgk3"><dl id="svgk3"></dl></i>
    參數(shù)資料
    型號(hào): OR2C40A-3M208
    廠商: Electronic Theatre Controls, Inc.
    元件分類: FPGA
    英文描述: Field-Programmable Gate Arrays
    中文描述: 現(xiàn)場(chǎng)可編程門陣列
    文件頁(yè)數(shù): 159/192頁(yè)
    文件大?。?/td> 3148K
    代理商: OR2C40A-3M208
    第1頁(yè)第2頁(yè)第3頁(yè)第4頁(yè)第5頁(yè)第6頁(yè)第7頁(yè)第8頁(yè)第9頁(yè)第10頁(yè)第11頁(yè)第12頁(yè)第13頁(yè)第14頁(yè)第15頁(yè)第16頁(yè)第17頁(yè)第18頁(yè)第19頁(yè)第20頁(yè)第21頁(yè)第22頁(yè)第23頁(yè)第24頁(yè)第25頁(yè)第26頁(yè)第27頁(yè)第28頁(yè)第29頁(yè)第30頁(yè)第31頁(yè)第32頁(yè)第33頁(yè)第34頁(yè)第35頁(yè)第36頁(yè)第37頁(yè)第38頁(yè)第39頁(yè)第40頁(yè)第41頁(yè)第42頁(yè)第43頁(yè)第44頁(yè)第45頁(yè)第46頁(yè)第47頁(yè)第48頁(yè)第49頁(yè)第50頁(yè)第51頁(yè)第52頁(yè)第53頁(yè)第54頁(yè)第55頁(yè)第56頁(yè)第57頁(yè)第58頁(yè)第59頁(yè)第60頁(yè)第61頁(yè)第62頁(yè)第63頁(yè)第64頁(yè)第65頁(yè)第66頁(yè)第67頁(yè)第68頁(yè)第69頁(yè)第70頁(yè)第71頁(yè)第72頁(yè)第73頁(yè)第74頁(yè)第75頁(yè)第76頁(yè)第77頁(yè)第78頁(yè)第79頁(yè)第80頁(yè)第81頁(yè)第82頁(yè)第83頁(yè)第84頁(yè)第85頁(yè)第86頁(yè)第87頁(yè)第88頁(yè)第89頁(yè)第90頁(yè)第91頁(yè)第92頁(yè)第93頁(yè)第94頁(yè)第95頁(yè)第96頁(yè)第97頁(yè)第98頁(yè)第99頁(yè)第100頁(yè)第101頁(yè)第102頁(yè)第103頁(yè)第104頁(yè)第105頁(yè)第106頁(yè)第107頁(yè)第108頁(yè)第109頁(yè)第110頁(yè)第111頁(yè)第112頁(yè)第113頁(yè)第114頁(yè)第115頁(yè)第116頁(yè)第117頁(yè)第118頁(yè)第119頁(yè)第120頁(yè)第121頁(yè)第122頁(yè)第123頁(yè)第124頁(yè)第125頁(yè)第126頁(yè)第127頁(yè)第128頁(yè)第129頁(yè)第130頁(yè)第131頁(yè)第132頁(yè)第133頁(yè)第134頁(yè)第135頁(yè)第136頁(yè)第137頁(yè)第138頁(yè)第139頁(yè)第140頁(yè)第141頁(yè)第142頁(yè)第143頁(yè)第144頁(yè)第145頁(yè)第146頁(yè)第147頁(yè)第148頁(yè)第149頁(yè)第150頁(yè)第151頁(yè)第152頁(yè)第153頁(yè)第154頁(yè)第155頁(yè)第156頁(yè)第157頁(yè)第158頁(yè)當(dāng)前第159頁(yè)第160頁(yè)第161頁(yè)第162頁(yè)第163頁(yè)第164頁(yè)第165頁(yè)第166頁(yè)第167頁(yè)第168頁(yè)第169頁(yè)第170頁(yè)第171頁(yè)第172頁(yè)第173頁(yè)第174頁(yè)第175頁(yè)第176頁(yè)第177頁(yè)第178頁(yè)第179頁(yè)第180頁(yè)第181頁(yè)第182頁(yè)第183頁(yè)第184頁(yè)第185頁(yè)第186頁(yè)第187頁(yè)第188頁(yè)第189頁(yè)第190頁(yè)第191頁(yè)第192頁(yè)
    Data Sheet
    June 1999
    ORCA Series 2 FPGAs
    Lucent Technologies Inc.
    159
    Note: T
    PO
    is triggered when V
    DD
    reaches between 3.0 V to 4.0 V for the OR2CxxA and between 2.7 V and 3.0 V for the OR2TxxA/OR2TxxB.
    Slave Parallel Mode
    Power-on Reset Delay
    CCLK Period (OR2CxxA/OR2TxxA)
    CCLK Period (OR2TxxB)
    Configuration Latency (noncompressed):
    OR2C/2T04A
    OR2C/2T06A
    OR2C/2T08A
    OR2C/2T10A
    OR2C/2T12A
    OR2C/2T15A
    OR2T15B
    OR2C/2T26A
    OR2C/2T40A
    OR2T40B
    Partial Reconfiguration (noncompressed):
    OR2C/2T04A
    OR2C/2T06A
    OR2C/2T08A
    OR2C/2T10A
    OR2C/2T12A
    OR2C/2T15A/2T15B
    OR2C/2T26A
    OR2C/2T40A/2T40B
    INIT
    Timing
    INIT
    High to CCLK Delay:
    Slave Parallel
    Slave Serial
    Synchronous Peripheral
    Master Serial:
    (M3 = 1)
    (M3 = 0)
    Master Parallel:
    (M3 = 1)
    (M3 = 0)
    Initialization Latency (
    PRGM
    high to
    INIT
    high):
    OR2C/2T04A
    OR2C/2T06A
    OR2C/2T08A
    OR2C/2T10A
    OR2C/2T12A
    OR2C/2T15A/2T15B
    OR2C/2T26A
    OR2C/2T40A/2T40B
    INIT
    High to
    WR
    , Asynchronous Peripheral
    T
    PO
    T
    CCLK
    T
    CCLK
    T
    CL
    4.33
    100.00
    25.0
    0.82
    1.14
    1.44
    1.86
    2.25
    2.76
    0.69
    3.84
    5.93
    1.48
    17.37
    ms
    ns
    ns
    ms
    ms
    ms
    ms
    ms
    ms
    ms
    ms
    ms
    ms
    T
    PR
    1.70
    2.00
    2.20
    2.50
    2.70
    3.00
    3.50
    4.30
    μs/frame
    μs/frame
    μs/frame
    μs/frame
    μs/frame
    μs/frame
    μs/frame
    μs/frame
    T
    INIT_CLK
    1.00
    1.00
    1.00
    1.06
    0.59
    5.28
    1.12
    4.51
    2.65
    21.47
    4.77
    μs
    μs
    μs
    μs
    μs
    μs
    μs
    T
    IL
    63.36
    74.98
    86.59
    98.21
    109.82
    121.44
    144.67
    181.90
    1.50
    254.40
    301.04
    347.68
    394.32
    440.96
    487.60
    580.88
    730.34
    μs
    μs
    μs
    μs
    μs
    μs
    μs
    μs
    μs
    T
    INIT_WR
    Timing Characteristics
    (continued)
    Table 47. Series 2 General Configuration Mode Timing Characteristics
    (continued)
    OR2CxxA Commercial: V
    DD
    = 5.0 V ± 5%, 0 °C
    T
    A
    70 °C; OR2CxxA Industrial: V
    DD
    = 5.0 V ± 10%, –40 °C
    T
    A
    +85 °C.
    OR2TxxA/B Commercial: V
    DD
    = 3.0 V to 3.6 V, 0 °C
    T
    A
    70 °C; OR2TxxA/B Industrial: V
    DD
    = 3.0 V to 3.6 V,
    –40 °C
    T
    A
    +85
    °C.
    Parameter
    Symbol
    Min
    Max
    Unit
    相關(guān)PDF資料
    PDF描述
    OR2C40A-3M208I Field-Programmable Gate Arrays
    OR2C40A-3M240 Field-Programmable Gate Arrays
    OR2C40A-3M240I Field-Programmable Gate Arrays
    OR2C40A-3M304 CAP 1000PF 100V 10% NP0(C0G) SMD-0805 BULK SOLDER-COATED S-MIL-PRF-55681
    OR2C40A-3M304I CAP 1000PF 100V 10% NP0(C0G) SMD-0805 BULK TIN/LEAD/ALLOY R-MIL-PRF-55681
    相關(guān)代理商/技術(shù)參數(shù)
    參數(shù)描述
    OR2C40A3PS208I-DB 功能描述:FPGA - 現(xiàn)場(chǎng)可編程門陣列 3600 LUT 342 I/O RoHS:否 制造商:Altera Corporation 系列:Cyclone V E 柵極數(shù)量: 邏輯塊數(shù)量:943 內(nèi)嵌式塊RAM - EBR:1956 kbit 輸入/輸出端數(shù)量:128 最大工作頻率:800 MHz 工作電源電壓:1.1 V 最大工作溫度:+ 70 C 安裝風(fēng)格:SMD/SMT 封裝 / 箱體:FBGA-256
    OR2C40A3PS240I-DB 功能描述:FPGA - 現(xiàn)場(chǎng)可編程門陣列 3600 LUT 342 I/O RoHS:否 制造商:Altera Corporation 系列:Cyclone V E 柵極數(shù)量: 邏輯塊數(shù)量:943 內(nèi)嵌式塊RAM - EBR:1956 kbit 輸入/輸出端數(shù)量:128 最大工作頻率:800 MHz 工作電源電壓:1.1 V 最大工作溫度:+ 70 C 安裝風(fēng)格:SMD/SMT 封裝 / 箱體:FBGA-256
    OR2C40A3PS304I-DB 功能描述:FPGA - 現(xiàn)場(chǎng)可編程門陣列 Use ECP/EC or XP RoHS:否 制造商:Altera Corporation 系列:Cyclone V E 柵極數(shù)量: 邏輯塊數(shù)量:943 內(nèi)嵌式塊RAM - EBR:1956 kbit 輸入/輸出端數(shù)量:128 最大工作頻率:800 MHz 工作電源電壓:1.1 V 最大工作溫度:+ 70 C 安裝風(fēng)格:SMD/SMT 封裝 / 箱體:FBGA-256
    OR2C40A4BC432-DB 制造商:Rochester Electronics LLC 功能描述:- Bulk 制造商:Lattice Semiconductor Corporation 功能描述:
    OR2C40A4PS208-DB 功能描述:FPGA - 現(xiàn)場(chǎng)可編程門陣列 3600 LUT 342 I/O RoHS:否 制造商:Altera Corporation 系列:Cyclone V E 柵極數(shù)量: 邏輯塊數(shù)量:943 內(nèi)嵌式塊RAM - EBR:1956 kbit 輸入/輸出端數(shù)量:128 最大工作頻率:800 MHz 工作電源電壓:1.1 V 最大工作溫度:+ 70 C 安裝風(fēng)格:SMD/SMT 封裝 / 箱體:FBGA-256