- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄359234 > MT9072AB (ZARLINK SEMICONDUCTOR INC) Ultraframer DS3/E3/DS2/E2/DS1/E1/DS0 PDF資料下載
參數(shù)資料
| 型號： | MT9072AB |
| 廠商： | ZARLINK SEMICONDUCTOR INC |
| 元件分類： | 數(shù)字傳輸電路 |
| 英文描述： | Ultraframer DS3/E3/DS2/E2/DS1/E1/DS0 |
| 中文描述： | DATACOM, FRAMER, PQFP208 |
| 封裝： | 28 X 28 MM, 1.40 MM HEIGHT, MS-026BJB, LQFP-208 |
| 文件頁數(shù)： | 32/275頁 |
| 文件大?。?/td> | 3738K |
| 代理商： | MT9072AB |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁當(dāng)前第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁第199頁第200頁第201頁第202頁第203頁第204頁第205頁第206頁第207頁第208頁第209頁第210頁第211頁第212頁第213頁第214頁第215頁第216頁第217頁第218頁第219頁第220頁第221頁第222頁第223頁第224頁第225頁第226頁第227頁第228頁第229頁第230頁第231頁第232頁第233頁第234頁第235頁第236頁第237頁第238頁第239頁第240頁第241頁第242頁第243頁第244頁第245頁第246頁第247頁第248頁第249頁第250頁第251頁第252頁第253頁第254頁第255頁第256頁第257頁第258頁第259頁第260頁第261頁第262頁第263頁第264頁第265頁第266頁第267頁第268頁第269頁第270頁第271頁第272頁第273頁第274頁第275頁
MT9072
Data Sheet
32
Zarlink Semiconductor Inc.
37
57
77
117
137
157
M1
T3
N9
L13
G15
B13
CSTo[1]
CSTo[2]
CSTo[3]
CSTo[5]
CSTo[6]
CSTo[7]
OH
Control ST-BUS.
In 2.048 Mbit/s ST-BUS mode this pin is the
signaling output for the receive side of the framer. The CSTo data
stream is clocked out of the framer by the clock input to pin CKi. This
pin has no function in 8.192 Mbit/s ST-BUS mode or IMA mode. Pins
CSTo[0-7] are used by Framers[0-7] respectively.
In T1 robbed bit signaling mode, the first 24 ST-BUS channels contain
(XXXXABCD) signaling nibbles received for their respective DS0s.
The least significant nibbles (bits 3-0) are valid and the most
significant nibbles of each channel are in a high impedance state. The
CSTo pin is enabled if the CSToEN control bit (Address YF1) is set to
1.
In T1 CCS (Common Channel Signaling) mode, the CSTo pin can be
connected to the input of an external multi-channel HDLC. Any one of
the framer’s receive timeslots be programmed to output their received
data on the CSTo pin on any one of the first 24 ST-BUS channels.
CSTo is in a high impedance state during unused channels. See the
descriptions of the CSIGEN control bit (Address Y04) and the
Common Channel Signaling Map Register (Address Y0B). The CSTo
pin is enabled if the CSToEN control bit (Address YF1) is set to 1.
In E1 CAS (Channel Associated Signaling) mode, the 32 ST-BUS
channels contain (XXXXABCD) signaling nibbles received for their
respective timeslots. The least significant nibbles (bits 3-0) are valid
and the most significant nibbles of each channel are in a high
impedance state. See Table 26. The CSTo pin is enabled if the CSToE
control bit (Address Y02) is set to 1.
In E1 CCS (Common Channel Signaling) mode, the CSTo pin can be
connected to the input of an external multi-channel HDLC. The
framer’s receive timeslots 15, 16 and 31 can each be programmed to
output their received data on the CSTo pin during any one of the 32
ST-BUS channels. CSTo is in a high impedance state during unused
channels. See the descriptions of the CSIG control bit (Address Y03)
and the TS15E, TS16E and TS31E bits (Address Y06) and see
Table 29. The CSTo pin is enabled if the CSToE control bit (Address
Y02) is set to 1.
18
98
G4
T16
CKi[0]
CKi[4]
I
System Clock.
In 2.048 Mbit/s ST-BUS mode and 8.192 Mbit/s
ST-BUS mode this pin accepts the clock that is used to time the
transmit side and the receive side of the framer. The CKi clock rate is
determined by control bits at (Address 900)
In 2.048 Mbit/s ST-BUS mode and in IMA mode, operation is the same
as that described for pins CKi[1-3].
In 8.192 Mbit/s ST-BUS mode this pin accepts the ST-BUS type
16.384 MHz clock that is used to time the 8.192 Mbit/s data appearing
at pins DSTi, CSTi, DSTo and CSTo. In this mode pin CKi[0] is used by
framers[0-3] and pin CKi[4] is used by framers[4-7]. See Figure 36.
8.192 Mbit/s operation is not available in IMA mode.
Pin Description (continued)
Pin #
Name
Type
Description (see Notes 1 to 7)
LQFP
LBGA
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| MT9072AV | Ultraframer DS3/E3/DS2/E2/DS1/E1/DS0 |
| MT90820 | Large Digital Switch |
| MT90820AL | Large Digital Switch |
| MT90820AL1 | Large Digital Switch |
| MT90823AL1 | 3V Large Digital Switch |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| MT9072AV | 制造商:Microsemi Corporation 功能描述:FRAMER E1/J1/T1 3.3V 256BGA - Trays 制造商:Zarlink Semiconductor Inc 功能描述:FRAMER E1/J1/T1 3.3V 256BGA - Trays |
| MT9072AV2 | 制造商:Microsemi Corporation 功能描述:FRAMER E1/J1/T1 3.3V 220BGA - Trays 制造商:Zarlink Semiconductor Inc 功能描述:FRAMER E1/J1/T1 3.3V 220BGA - Trays |
| MT90732 | 制造商:MITEL 制造商全稱:Mitel Networks Corporation 功能描述:CMOS E2/E3 Framer (E2/E3F) |
| MT90732AP | 制造商:MITEL 制造商全稱:Mitel Networks Corporation 功能描述:CMOS E2/E3 Framer (E2/E3F) |
| MT90733 | 制造商:MITEL 制造商全稱:Mitel Networks Corporation 功能描述:CMOS DS3 Framer (DS3F) |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。