- 您現在的位置：買賣IC網 > PDF目錄385639 > MT46V4M32LG (Micron Technology, Inc.) I.MX31 LITE KIT PDF資料下載
參數資料
| 型號： | MT46V4M32LG |
| 廠商： | Micron Technology, Inc. |
| 英文描述： | I.MX31 LITE KIT |
| 中文描述： | 雙倍數據速率的DDR SDRAM內存 |
| 文件頁數： | 27/66頁 |
| 文件大?。?/td> | 1921K |
| 代理商： | MT46V4M32LG |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁當前第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁
27
128Mb: x32 DDR SDRAM
4M32DDR_B.p65 – Rev. B, Pub. 7/02
Micron Technology, Inc., reserves the right to change products or specifications without notice.
2002, Micron Technology, Inc.
128Mb: x32
DDR SDRAM
ADVANCE
Figure 17
Nonconsecutive WRITE to WRITE
CK
CK#
COMMAND
WRITE
NOP
NOP
NOP
NOP
ADDRESS
Bank,
Col
b
WRITE
Bank,
Col
n
T0
T1
T2
T3
T2n
T4
T5
T4n
NOTE
: 1. DI
b
, etc. = data-in for column
b
, etc.
2. Three subsequent elements of data-in are applied in the programmed order following DI
b
.
3. Three subsequent elements of data-in are applied in the programmed order following DI
n
.
4. An uninterrupted burst of 4 is shown
.
5. Each WRITE command may be to any bank.
T5n
DQ
DQS
DM
DI
n
DI
b
t
DQSS (NOM)
DON T CARE
TRANSITIONING DATA
相關PDF資料 |
PDF描述 |
|---|---|
| MT46V64M4 | 16 Meg x 4 x 4 banks DDR SDRAM(16M x 4 x 4組,雙數據速率同步動態(tài)RAM) |
| MT46V64M8 | 16 Meg x 8 x 4 banks DDR SDRAM(16M x 8 x 4組,雙數據速率同步動態(tài)RAM) |
| MT48LC16M8A1TG | SYNCHRONOUS DRAM |
| MT48LC32M4A1 | ECONOLINE: RSZ/P - 1kVDC |
| MT48LC32M4A2 | SYNCHRONOUS DRAM |
相關代理商/技術參數 |
參數描述 |
|---|---|
| MT46V64M16 | 制造商:MICRON 制造商全稱:Micron Technology 功能描述:DOUBLE DATA RATE (DDR) SDRAM |
發(fā)布緊急采購，3分鐘左右您將得到回復。