- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄4005 > MPC860DEVR50D4R2 (Freescale Semiconductor)IC MPU POWERQUICC 50MHZ 357PBGA PDF資料下載
參數(shù)資料
| 型號： | MPC860DEVR50D4R2 |
| 廠商： | Freescale Semiconductor |
| 文件頁數(shù)： | 26/78頁 |
| 文件大?。?/td> | 0K |
| 描述： | IC MPU POWERQUICC 50MHZ 357PBGA |
| 標(biāo)準(zhǔn)包裝： | 180 |
| 系列： | MPC8xx |
| 處理器類型： | 32-位 MPC8xx PowerQUICC |
| 速度： | 50MHz |
| 電壓： | 3.3V |
| 安裝類型： | 表面貼裝 |
| 封裝/外殼： | 357-BBGA |
| 供應(yīng)商設(shè)備封裝： | 357-PBGA（25x25） |
| 包裝： | 帶卷 (TR) |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁當(dāng)前第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁
MPC860 PowerQUICC Family Hardware Specifications, Rev. 9
32
Freescale Semiconductor
Bus Signal Timing
Figure 20 provides the timing for the synchronous external master access controlled by the GPCM.
Figure 20. Synchronous External Master Access Timing (GPCM Handled ACS = 00)
Figure 21 provides the timing for the asynchronous external master memory access controlled by the
GPCM.
Figure 21. Asynchronous External Master Memory Access Timing (GPCM Controlled—ACS = 00)
Figure 22 provides the timing for the asynchronous external master control signals negation.
Figure 22. Asynchronous External Master—Control Signals Negation Timing
CLKOUT
TS
A[0:31],
TSIZ[0:1],
R/W, BURST
CSx
B41
B42
B40
B22
CLKOUT
AS
A[0:31],
TSIZ[0:1],
R/W
CSx
B39
B40
B22
AS
CSx, WE[0:3],
OE, GPLx,
BS[0:3]
B43
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。