- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄45372 > MPC8569ECVTAQLJA (FREESCALE SEMICONDUCTOR INC) RISC PROCESSOR, PBGA783 PDF資料下載
參數(shù)資料
| 型號： | MPC8569ECVTAQLJA |
| 廠商： | FREESCALE SEMICONDUCTOR INC |
| 元件分類： | 微控制器/微處理器 |
| 英文描述： | RISC PROCESSOR, PBGA783 |
| 封裝： | 29 X 29 MM, 1 MM PITCH, PLASTIC, BGA-783 |
| 文件頁數(shù)： | 7/126頁 |
| 文件大?。?/td> | 2847K |
| 代理商： | MPC8569ECVTAQLJA |
第1頁第2頁第3頁第4頁第5頁第6頁當(dāng)前第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁
MPC8569E PowerQUICC III Integrated Processor Hardware Specifications, Rev. 0
Enhanced Local Bus Controller
Freescale Semiconductor
104
For output signals, each type of controller provides its own unique method to control the signal timing. The final signal delay
value for output signals is the programmed delay plus the AC timing delay. For example, for GPCM, LCS can be programmed
to delay by tacs (0, , , 1, 1 + , 1 + , 2, 3 cycles), so the final delay is tacs + tLBKHOV.
The following figure shows how the AC timing diagram applies to GPCM. The same principle applies to UPM and FCM.
Figure 58. GPCM Output Timing Diagram (PLL Enabled)
2.15.2.3
Enhanced Local Bus AC Timing Specifications for PLL Bypass Mode
All output signal timings are relative to the falling edge of any LCLKs for PLL bypass mode. The external circuit must use the
rising edge of the LCLKs to latch the data.
All input timings except LUPWAIT/LFRB are relative to the rising edge of LCLKs. LUPWAIT/LFRB are relative to the falling
edge of LCLKs.
tarcs +tLBKHOV
LSYNC_IN
LAD[0:31]
LBCTL
tLBONOT
LCS_B
LGPL2/LOE_B
address
taddr
taoe +tLBKHOV
LWE_B
tawcs +tLBKHOV
tLBONOT
address
taddr
tawe+tLBKHOV
tLBKHOX
trc
toen
read data
write data
twen
twc
write
read
LALE
1 t
addr is programmable and determined by LCRR[EADC] and ORx[EAD].
2 t
arcs, tawcs, taoe, trc, toen, tawe, twc, twen are determined by ORx. Refer to reference manual.
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。