
MPC5604P Microcontroller Data Sheet, Rev. 4
Freescale Semiconductor
7
Figure 3. LQFP 100-pin Configuration (top view)1
1. Availability of port pin alternate functions depends on product selection
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
75
74
73
72
71
70
69
68
67
66
65
64
63
62
61
60
59
58
57
56
55
54
53
52
51
26
27
28
29
30
31
32
33
34
35
36
37
38
39
40
41
42
43
44
45
46
47
48
49
50
100
99
98
97
96
95
94
93
92
91
90
89
88
87
86
85
84
83
82
81
80
79
78
77
76
NMI
IRQ6/dspi1 SCK/A[6]
flexray0 CA RX/etimer1 ETC[2]/ctu0 EXT TRG/D[1]
IRQ7/dspi1 SOUT/A[7]
IRQ22/sscm DEBUG[4]/dspi0 CS0/flexpwm0 X[1]/C[4]
IRQ8/dspi1 SIN/A[8]
IRQ23/sscm DEBUG[5]/dspi0 SCK/flexpwm0 FAULT[3]/C[5]
IRQ5/dspi1 CS0/etimer1 ETC[5]/dspi0 CS7/A[5]
sscm DEBUG[7]/dspi0 SIN/flexpwm0 A[1]/C[7]
IRQ21/dspi0 CS1/etimer1 ETC[4]/lin1 TXD/C[3]
VSS_LV_COR0
VDD_LV_COR0
VDD_HV_IO1
VSS_HV_IO1
flexpwm0 X[0]/lin1 TXD/D[9]
VDD_HV_OSC
VSS_HV_OSC
XTAL
EXTAL
RESET_B
dspi1 CS2/flexpwm0 FAULT[3]/dspi0 CS5/D[8]
dspi0 CS3/fcu0 F[0]/dspi3 SOUT/D[5]
dspi0 CS2/dspi3 SCK/flexpwm0 FAULT[1]/D[6]
VSS_LV_PLL
VDD_LV_PLL
A[4]/etimer1 ETC[0]/dspi2 CS1/etimer0 ETC[4]/FAB/IRQ4
VPP TEST
D[14]/flexpwm0 B[1]/dspi3 CS3/dspi3 SIN
C[14]/etimer1 ETC[2]/ctu0 EXT TGR
C[13]/etimer1 ETC[1]/ctu0 EXT IN/flexpwm0 ext. sync
D[12]/flexpwm0 X[1]/lin1 RXD
VDD_HV_FL
VSS_HV_FL
D[13]/flexpwm0 A[1]/dspi3 CS2/dspi3 SOUT
VSS_LV_COR1
VDD_LV_COR1
A[3]/etimer0 ETC[3]/dspi2 CS0/flexpwm0 B[3]/ABS[1]/IRQ3
VDD_HV_IO2
VSS_HV_IO2
B[4]/jtag0 TDO
jtag0 TCK
jtag0 TMS
B[5]/jtag0 TDI
A[2]/etimer0 ETC[2]/dspi2 SIN/flexpwm0 A[3]/ABS[0]/IRQ2
C[12]/etimer0 ETC[5]/dspi2 CS3/dspi3 CS1
C[11]/etimer0 ETC[4]/dspi2 CS2/dspi3 CS0
D[11]/flexpwm0 B[0]/dspi3 CS1/dspi3 SCK
D[10]/flexpwm0 A[0]/dspi3 CS0
A[1]/etimer0 ETC[1]/dspi2 SOUT/fcu0 F[1]/sscm DEBUG[7]/IRQ1
A[0]/etimer0 ETC[0]/dspi2 SCK/fcu0 F[0]/IRQ0
ds
pi1
CS3/
fcu0
F[
1]/
dspi
3
SI
N
/d
s
pi
0
CS4/
D[7]
adc0
AN[4
]/
E[1]
adc0
AN[2
]/
C[1]
adc0
AN[0]
/lin
0
RXD/
B[7]
adc0
AN[3
]/
C[2]
adc
0
AN[
1]/
eti
m
er0
ETC[5
]/
B[8]
adc0
AN[5
]/
E[2]
V
DD_
HV_AD0
V
SS_
HV_AD0
adc0-
adc1
AN[11
]/
B[9]
adc0-
adc1
AN[12]
/B
[10]
adc0-
adc1
AN[13]
/B
[11]
adc0-
adc1
AN[14]
/B
[12]
V
DD_
HV_AD1
V
SS_
HV_AD1
adc1
AN[4]
/D
[15]
adc1
A
N
[0
]/
lin
1
RXD/
B
[13]
IR
Q20/
adc1
AN[2]
/B
[15]
adc1
AN[1
]/
eti
m
er0
ETC[4]
/B
[14]
adc1
AN[3
]/
C[0]
adc1
AN[5
]/
E[0]
BCTRL
V
DD_L
V
_REGC
O
R
V
SS_L
V
_REGC
O
R
V
DD
_HV_R
E
G
A[1
5
]/
s
a
fe
ty
p
o
rt0
RXD/
eti
m
er1
ETC[5
]/
IRQ14
A[1
4
]/
s
a
fe
ty
p
o
rt0
TXD/
et
imer
1
ETC[
4]/
IRQ13
C[6
]/
dspi
0
SOUT/
fl
e
x
pwm
0
B[
1]/
ssc
m
DEB
U
G
[6
]/
IRQ
2
4
D[2
]/
fl
e
x
ra
y0
CB
RX/
eti
m
er1
ETC[
3]/
fl
e
x
pwm
0
X[
3]
B[6
]/
C
LK
OUT/
ds
p
i2
CS2/
IRQ18
A[1
3
]/
dspi
2
SI
N/
fle
x
p
w
m
0
B[
2]/
fl
e
x
pwm
0
F
A
UL
T[
0]
/I
RQ
12
A[9
]/
dspi
2
CS1/
fl
e
x
pwm
0
F
A
UL
T[
0]
/fl
e
x
p
w
m
0
B[3]
V
SS_
LV
_COR
2
V
DD_
LV
_COR
2
C[8
]/
dspi
1
CS1/
fl
e
x
pwm
0
F
A
UL
T[
2]
/ds
pi0
CS6
D[4
]/
fl
e
x
ra
y0
CB
TR
EN/
et
im
er
1
ETC
[5]
/fl
e
x
p
w
m
0
B[3]
D[3
]/
fl
e
x
ra
y0
CB
TX/
et
imer
1
ETC[
4]/
fl
e
x
pwm
0
A[
3
]
V
SS_
HV_I
O3
V
DD_
HV_I
O3
D[0
]/
fl
e
x
ra
y0
CA
TX/
et
imer
1
ETC[
1]/
fl
e
x
pwm
0
B[
1
]
C[1
5
]/
fl
e
x
ra
y
0
CA
TR
EN/
et
im
e
r1
ETC[0]
/fle
x
p
w
m
0
A[1
]/
ctu
0
EXT
IN/
fl
e
x
pwm
0
e
x
t.
s
y
n
c
C[9
]/
dspi
2
CS3/
fl
e
x
pwm
0
F
A
UL
T[
2]
/fl
e
x
p
w
m
0
X[3]
A[1
2
]/
dspi
2
SOUT/
fl
e
x
pwm
0
A[
2]/
fl
e
x
p
w
m
0
B[2]
/I
RQ11
A[1
1
]/
dspi
2
SCK/
fl
e
x
pwm
0
A[
0]
/fl
e
x
p
w
m
0
A[2]
/I
RQ10
A[1
0
]/
dspi
2
CS0/
fl
e
x
pwm
0
B[0]
/fl
e
x
p
w
m
0
X
[2
]/I
R
Q
9
B[3
]/
lin0
RXD
/ssc
m
DEB
UG
[3
]
B[2
]/
lin0
TXD/
ss
cm
D
E
B
U
G
[2
]/
IR
Q
1
7
C[1
0
]/
dspi
2
CS2/
fl
e
x
pwm
0
F
A
UL
T[1]
/fle
x
p
w
m
0
A[3
]
B[1
]/
can0
RXD
/et
imer
1
ETC[
3]/
ssc
m
DEB
U
G
[1
]/
IRQ
1
6
B[0
]/
can0
TXD/
et
imer
1
ETC[
2]/
ssc
m
D
E
B
U
G
[0
]/
IR
Q
1
5
100 LQFP