- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄45314 > MCL908QT2DW (FREESCALE SEMICONDUCTOR INC) 8-BIT, FLASH, 2 MHz, MICROCONTROLLER, PDSO8 PDF資料下載
參數(shù)資料
| 型號(hào)： | MCL908QT2DW |
| 廠商： | FREESCALE SEMICONDUCTOR INC |
| 元件分類： | 微控制器/微處理器 |
| 英文描述： | 8-BIT, FLASH, 2 MHz, MICROCONTROLLER, PDSO8 |
| 封裝： | EIAJ, SOIC-8 |
| 文件頁數(shù)： | 126/182頁 |
| 文件大?。?/td> | 1735K |
| 代理商： | MCL908QT2DW |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁當(dāng)前第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁
Auto Wakeup Module (AWU)
MC68HLC908QY/QT Family Data Sheet, Rev. 3
48
Freescale Semiconductor
Figure 4-1. Auto Wakeup Interrupt Request Generation Logic
The overflow count can be selected from two options defined by the COPRS bit in CONFIG1. This bit was
“borrowed” from the computer operating properly (COP) using the fact that the COP feature is idle (no
MCU clock available) in stop mode. The typical values of the periodic wakeup request are (at room
temperature):
COPRS = 0: 875 ms @ 3.0 V, 1.1 s @ 2.3 V
COPRS = 1: 22 ms @ 3.0 V, 27 ms @ 2.3 V
The auto wakeup RC oscillator is highly dependent on operating voltage and temperature. This feature is
not recommended for use as a time-keeping function.
The wakeup request is latched to allow the interrupt source identification. The latched value, AWUL, can
be read directly from the bit 6 position of PTA data register. This is a read-only bit which is occupying an
empty bit position on PTA. No PTA associated registers, such as PTA6 data, PTA6 direction, and PTA6
pullup exist for this bit. The latch can be cleared by writing to the ACKK bit in the KBSCR register. Reset
also clears the latch. AWUIE bit in KBI interrupt enable register (see Figure 4-1) has no effect on AWUL
reading.
The AWU oscillator and counters are inactive in normal operating mode and become active only upon
entering stop mode.
D
R
VDD
INT RC OSC
EN
32 kHz
CLK
RST
OVERFLOW
AUTOWUGEN
SHORT
COPRS (FROM CONFIG1)
1 = DIV 29
0 = DIV 214
E
RESET
ACKK
CLEAR
RST
RESET
CLK
(CGMXCLK)
BUSCLKX4
ISTOP
AWUIREQ
CLRLOGIC
RESET
AWUL
TO PTA READ, BIT 6
Q
AWUIE
TO KBI INTERRUPT LOGIC (SEE
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。