- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄45215 > MC68LC302PU20VCT (MOTOROLA INC) 4 CHANNEL(S), 10M bps, LOCAL AREA NETWORK CONTROLLER, PQFP100 PDF資料下載
參數(shù)資料
| 型號(hào)： | MC68LC302PU20VCT |
| 廠商： | MOTOROLA INC |
| 元件分類： | 微控制器/微處理器 |
| 英文描述： | 4 CHANNEL(S), 10M bps, LOCAL AREA NETWORK CONTROLLER, PQFP100 |
| 封裝： | 14 X 14 MM, 1.40 MM HEIGHT, 0.50 MM PITCH, PLASITC, LQFP-100 |
| 文件頁數(shù)： | 13/128頁 |
| 文件大?。?/td> | 641K |
| 代理商： | MC68LC302PU20VCT |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁當(dāng)前第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁
xii
MC68EN302 USER’S MANUAL
MOTOROLA
LIST OF FIGURES
Figure
Title
Page
Number
Figure 1-1.
MC68EN302 Block Diagram ................................................................... 1-2
Figure 2-1.
Top Level Bus Structure.......................................................................... 2-1
Figure 2-2.
8-bit External to 16-bit Internal Read ...................................................... 2-8
Figure 2-3.
16-bit Internal to 8-bit External Write....................................................... 2-8
Figure 2-4.
Word Read with 3-Clock 8-Bit Accesses................................................. 2-9
Figure 2-5.
Word Write with 3-Clock 8-Bit Accesses................................................. 2-9
Figure 2-6.
Fast Cycle Word Read with –1 Wait State ............................................ 2-10
Figure 2-7.
Fast Cycle Word Write with -1 Wait State ............................................. 2-10
Figure 2-8.
External and Internal Interrupt Prioritization.......................................... 2-13
Figure 3-1.
Consecutive Four-Clock Accesses ........................................................ 3-4
Figure 3-2.
Five-Clock Accesses with Three-Clock Precharge ................................ 3-5
Figure 3-3.
Precharge With DRAM Access Active ................................................... 3-6
Figure 4-1.
Ethernet Controller Block Diagram.......................................................... 4-2
Figure 4-2.
Ethernet Receive Buffer D.0escriptor (Rx BD)...................................... 4-13
Figure 4-3.
Ethernet Transmit Buffer Descriptor (Tx BD) ........................................ 4-16
Figure 4-4.
Ethernet Address Recognition Flowchart.............................................. 4-25
Figure 4-5.
AR Memory Map - Perfect Match Mode................................................ 4-26
Figure 4-6.
AR Memory Map - Hash Mode.............................................................. 4-27
Figure 7-1.
Test Logic Block Diagram ....................................................................... 7-2
Figure 7-2.
TAP Controller State Machine................................................................. 7-3
Figure 7-3.
Output Latch Cell (iocell)......................................................................... 7-8
Figure 7-4.
Input Pin Cell (iscell) ............................................................................... 7-8
Figure 7-5.
Control Cell (dicell).................................................................................. 7-9
Figure 7-6.
Bidirectional Cell (bicell).......................................................................... 7-9
Figure 7-7.
Output Enable Cell (encell) ................................................................... 7-10
Figure 7-8.
Output Enable Cell (encello) ................................................................. 7-10
Figure 7-9.
Output Enable Cell (clko_encell)........................................................... 7-11
Figure 7-10. General Arrangement for Bidirectional Pins.......................................... 7-12
Figure 7-11. Bypass Register .................................................................................... 7-13
Figure 8-1.
DRAM Read Cycle .................................................................................. 8-3
Figure 8-2.
DRAM Write Cycle .................................................................................. 8-4
Figure 8-3.
DRAM Refresh ........................................................................................ 8-5
Figure 8-4.
Ethernet Collision Timing ........................................................................ 8-6
Figure 8-5.
Ethernet Receive Timing......................................................................... 8-6
Figure 8-6.
Ethernet Transmit Timing........................................................................ 8-6
Figure 8-7.
Test Clock Input Timing Diagram............................................................ 8-7
Figure 8-8.
TRST Timing Diagram ............................................................................ 8-7
Figure 8-9.
Boundary Scan (JTAG) Timing Diagram................................................. 8-8
Figure 8-10. Test Access Port Timing Diagram........................................................... 8-8
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| MC68EN302CPV20BT | 4 CHANNEL(S), 10M bps, LOCAL AREA NETWORK CONTROLLER, PQFP144 |
| MC68302FC20CR2 | 4 CHANNEL(S), 10M bps, LOCAL AREA NETWORK CONTROLLER, PQFP132 |
| MC68302FC16CR2 | 4 CHANNEL(S), 10M bps, LOCAL AREA NETWORK CONTROLLER, PQFP132 |
| MC68LC302PU20CT | 4 CHANNEL(S), 10M bps, LOCAL AREA NETWORK CONTROLLER, PQFP100 |
| MC68EN302PV25BT | 4 CHANNEL(S), 10M bps, LOCAL AREA NETWORK CONTROLLER, PQFP144 |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| MC68LC302PU25CT | 功能描述:微處理器 - MPU 25MHz 2.5MIPS RoHS:否 制造商:Atmel 處理器系列:SAMA5D31 核心:ARM Cortex A5 數(shù)據(jù)總線寬度:32 bit 最大時(shí)鐘頻率:536 MHz 程序存儲(chǔ)器大小:32 KB 數(shù)據(jù) RAM 大小:128 KB 接口類型:CAN, Ethernet, LIN, SPI,TWI, UART, USB 工作電源電壓:1.8 V to 3.3 V 最大工作溫度:+ 85 C 安裝風(fēng)格:SMD/SMT 封裝 / 箱體:FBGA-324 |
| MC68LK332ACAG16 | 功能描述:32位微控制器 - MCU 32BIT MCU 2KRAM TPU QSM RoHS:否 制造商:Texas Instruments 核心:C28x 處理器系列:TMS320F28x 數(shù)據(jù)總線寬度:32 bit 最大時(shí)鐘頻率:90 MHz 程序存儲(chǔ)器大小:64 KB 數(shù)據(jù) RAM 大小:26 KB 片上 ADC:Yes 工作電源電壓:2.97 V to 3.63 V 工作溫度范圍:- 40 C to + 105 C 封裝 / 箱體:LQFP-80 安裝風(fēng)格:SMD/SMT |
| MC68LK332ACAG16 | 制造商:Freescale Semiconductor 功能描述:Microcontroller |
| MC68LK332ACEH16 | 功能描述:32位微控制器 - MCU 32BIT MCU 2KRAM TPU QSM RoHS:否 制造商:Texas Instruments 核心:C28x 處理器系列:TMS320F28x 數(shù)據(jù)總線寬度:32 bit 最大時(shí)鐘頻率:90 MHz 程序存儲(chǔ)器大小:64 KB 數(shù)據(jù) RAM 大小:26 KB 片上 ADC:Yes 工作電源電壓:2.97 V to 3.63 V 工作溫度范圍:- 40 C to + 105 C 封裝 / 箱體:LQFP-80 安裝風(fēng)格:SMD/SMT |
| MC68LK332ACPV16 | 功能描述:IC MCU 32BIT LV AMASK 144-LQFP RoHS:否 類別:集成電路 (IC) >> 嵌入式 - 微控制器， 系列:M683xx 其它有關(guān)文件:STM32F101T8 View All Specifications 特色產(chǎn)品:STM32 32-bit Cortex MCUs 標(biāo)準(zhǔn)包裝:490 系列:STM32 F1 核心處理器:ARM? Cortex?-M3 芯體尺寸:32-位 速度:36MHz 連通性:I²C，IrDA，LIN，SPI，UART/USART 外圍設(shè)備:DMA，PDR，POR，PVD，PWM，溫度傳感器，WDT 輸入/輸出數(shù):26 程序存儲(chǔ)器容量:64KB（64K x 8） 程序存儲(chǔ)器類型:閃存 EEPROM 大小:- RAM 容量:10K x 8 電壓 - 電源 (Vcc/Vdd):2 V ~ 3.6 V 數(shù)據(jù)轉(zhuǎn)換器:A/D 10x12b 振蕩器型:內(nèi)部 工作溫度:-40°C ~ 85°C 封裝/外殼:36-VFQFN，36-VFQFPN 包裝:托盤 配用:497-10030-ND - STARTER KIT FOR STM32497-8853-ND - BOARD DEMO STM32 UNIV USB-UUSCIKSDKSTM32-PL-ND - KIT IAR KICKSTART STM32 CORTEXM3497-8512-ND - KIT STARTER FOR STM32F10XE MCU497-8505-ND - KIT STARTER FOR STM32F10XE MCU497-8304-ND - KIT STM32 MOTOR DRIVER BLDC497-6438-ND - BOARD EVALUTION FOR STM32 512K497-6289-ND - KIT PERFORMANCE STICK FOR STM32MCBSTM32UME-ND - BOARD EVAL MCBSTM32 + ULINK-MEMCBSTM32U-ND - BOARD EVAL MCBSTM32 + ULINK2更多... 其它名稱:497-9032STM32F101T8U6-ND |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。