List of Tables
Technical Data
MC68HC912DT128A — Rev 4.0
22
List of Tables
MOTOROLA
14-1
14-2
14-3
15-1
15-2
15-3
16-1
16-2
16-3
16-4
17-1
17-2
18-1
18-2
18-3
18-4
18-5
18-6
18-7
18-8
18-9
19-1
19-2
19-3
19-4
19-5
19-6
19-7
Clock A and Clock B Prescaler. . . . . . . . . . . . . . . . . . . . . . . .230
PWM Left-Aligned Boundary Conditions . . . . . . . . . . . . . . . .240
PWM Center-Aligned Boundary Conditions . . . . . . . . . . . . . .240
Compare Result Output Action. . . . . . . . . . . . . . . . . . . . . . . .255
Edge Detector Circuit Configuration. . . . . . . . . . . . . . . . . . . .256
Prescaler Selection. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .258
Baud Rate Generation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .280
Loop Mode Functions. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .283
SS Output Selection . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .293
SPI Clock Rate Selection . . . . . . . . . . . . . . . . . . . . . . . . . . . .297
IIC Tap and Prescale Values . . . . . . . . . . . . . . . . . . . . . . . . .310
IIC Divider and SDA Hold values . . . . . . . . . . . . . . . . . . . . . .311
msCAN12 Interrupt Vectors . . . . . . . . . . . . . . . . . . . . . . . . . .337
msCAN12 vs. CPU operating modes . . . . . . . . . . . . . . . . . . .338
Data length codes. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .349
Synchronization jump width . . . . . . . . . . . . . . . . . . . . . . . . . .354
Baud rate prescaler . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .354
Time segment syntax . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .355
Time segment values . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .355
Identifier Acceptance Mode Settings . . . . . . . . . . . . . . . . . . .362
Identifier Acceptance Hit Indication . . . . . . . . . . . . . . . . . . . .362
Result Data Formats Available. . . . . . . . . . . . . . . . . . . . . . . .379
Left Justified ATD Output Codes . . . . . . . . . . . . . . . . . . . . . .380
ATD Response to Background Debug Enable . . . . . . . . . . . .382
Final Sample Time Selection . . . . . . . . . . . . . . . . . . . . . . . . .383
Clock Prescaler Values. . . . . . . . . . . . . . . . . . . . . . . . . . . . . .384
Conversion Sequence Length Coding . . . . . . . . . . . . . . . . . .385
Result Register Assignment for Different Conversion
Sequences . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .385
Special Channel Conversion Select Coding. . . . . . . . . . . . . .386
Analog Input Channel Select Coding . . . . . . . . . . . . . . . . . . .387
19-10 Multichannel Mode Result Register Assignment (MULT=1). .388
20-1
IPIPE Decoding . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .396
20-2
Hardware Commands. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .402
20-3
BDM Firmware Commands . . . . . . . . . . . . . . . . . . . . . . . . . .403
20-4
BDM registers. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .405
20-5
TTAGO Decoding. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .410
20-6
REGN Decoding. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .410
19-8
19-9