
L
G
R
Table of Contents
Advance Information
MC68HC08AS32
—
Rev. 3.0
8
Table of Contents
MOTOROLA
8.5.6
8.5.7
8.5.8
8.6
8.6.1
8.6.2
8.6.3
8.7
8.8
8.8.1
8.8.2
8.9
8.10
8.10.1
8.10.2
8.10.3
8.10.4
Crystal Output Frequency Signal (CGMXCLK). . . . . . . . .106
CGM Base Clock Output (CGMOUT) . . . . . . . . . . . . . . . .106
CGM CPU Interrupt (CGMINT) . . . . . . . . . . . . . . . . . . . . .106
CGM Registers. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .107
PLL Control Register. . . . . . . . . . . . . . . . . . . . . . . . . . . . .108
PLL Bandwidth Control Register. . . . . . . . . . . . . . . . . . . .110
PLL Programming Register. . . . . . . . . . . . . . . . . . . . . . . .112
Interrupts . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .113
Special Modes . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .114
Wait Mode. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .114
Stop Mode. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .114
CGM During Break Interrupts. . . . . . . . . . . . . . . . . . . . . . . . .115
Acquisition/Lock Time Specifications . . . . . . . . . . . . . . . . . . .115
Acquisition/Lock Time Definitions . . . . . . . . . . . . . . . . . . .115
Parametric Influences on Reaction Time . . . . . . . . . . . . .117
Choosing a Filter Capacitor. . . . . . . . . . . . . . . . . . . . . . . .118
Reaction Time Calculation . . . . . . . . . . . . . . . . . . . . . . . .119
Section 9. System Integration Module (SIM)
Contents . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .121
Introduction. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .122
SIM Bus Clock Control and Generation . . . . . . . . . . . . . . . . .125
Bus Timing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .125
Clock Startup from POR or LVI Reset. . . . . . . . . . . . . . . .125
Clocks in Stop Mode and Wait Mode . . . . . . . . . . . . . . . .126
Reset and System Initialization. . . . . . . . . . . . . . . . . . . . . . . .126
External Pin Reset. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .127
Active Resets from Internal Sources. . . . . . . . . . . . . . . . .128
9.4.2.1
Power-On Reset. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .129
9.4.2.2
Computer Operating Properly (COP) Reset. . . . . . . . . .130
9.4.2.3
Illegal Opcode Reset . . . . . . . . . . . . . . . . . . . . . . . . . . .130
9.4.2.4
Illegal Address Reset. . . . . . . . . . . . . . . . . . . . . . . . . . .130
9.4.2.5
Low-Voltage Inhibit (LVI) Reset . . . . . . . . . . . . . . . . . . .130
9.1
9.2
9.3
9.3.1
9.3.2
9.3.3
9.4
9.4.1
9.4.2