參數(shù)資料
型號： MC100ES6130EJ
廠商： INTEGRATED DEVICE TECHNOLOGY INC
元件分類： 時鐘及定時
英文描述： 100E SERIES, LOW SKEW CLOCK DRIVER, 4 TRUE OUTPUT(S), 0 INVERTED OUTPUT(S), PDSO16
封裝： 0.65 MM PITCH, LEAD FREE, TSSOP-16
文件頁數(shù)： 2/8頁
文件大?。?/td> 624K
代理商： MC100ES6130EJ
MC100ES6130
2.5/3.3V, 1:4 PECL CLOCK DRIVER WITH 2:1 INPUT MUX
IDT / ICS PECL CLOCK DRIVER
2
MC100ES6130 REV. 4 MARCH 3, 2009
Table 1. Pin Description
Number
Name
Description
1, 2, 3, 4, 5, 6,
7, 8
Q0 to Q3
LVPECL differential outputs: Terminate with 50
to VCC – 2 V. For single-ended applications, terminate
the unused output with 50
to VCC –2V.
9VEE
Negative power supply: For LVPECL applications, connect to GND.
10
IN_SEL
LVPECL compatible 2:1 mux input signal select: When IN_SEL is LOW, the IN0 input pair is selected.
When IN_SEL is HIGH, the IN1 input pair is selected. Includes a 75 k
pulldown. Default state is LOW and
IN0 is selected.
11, 12, 13, 14
IN0, IN0
IN1, IN1
LVPECL, HSTL clock or data inputs. Internal 75 k
pulldown resistors on IN0 and IN1. Internal 75 k
pullup and 75 k
pulldown resistors on IN0, IN1. IN0, IN1 default condition is VCC/2 when left floating. IN0,
IN1 default condition is LOW when left floating.
15
EN
LVPECL compatible synchronous enable: When EN goes HIGH, QOUT will go LOW and QOUT will go HIGH
on the next LOW input clock transition. Includes a 75 k
pulldown. Default state is LOW when left floating.
The internal latch is clocked on the falling edge of the input (IN0, IN1).
16
VCC
Positive power supply: Bypass with 0.1
F//0.01 F low ESR capacitors.
Table 2. Truth Table(1)
1. Z = HIGH to LOW Transition
X = Don’t Care
IN0
IN1
IN_SEL
EN
Q
L
X
LLL
HX
L
H
XL
H
L
XH
H
L
H
ZX
LHL
XZ
H
L
Table 3. General Specifications
Characteristics
Value
Internal Input Pulldown Resistor
75 k
Internal Input Pullup Resistor
75 k
ESD Protection
Human Body Model
Machine Model
Charged Device Model
> 2000 V
> 200 V
> 1500 V
θJA Thermal Resistance (Junction-to-Ambient)
0 LFPM, 16 TSSOP
500 LFPM, 16 TSSOP
138°C/W
108°C/W
Meets or exceeds JEDEC Spec EIA/JESD78 IC Latchup Test
相關(guān)PDF資料
PDF描述
MC100ES6139DTR2 100E SERIES, LOW SKEW CLOCK DRIVER, 4 TRUE OUTPUT(S), 0 INVERTED OUTPUT(S), PDSO20
MC100ES6220TB 100E SERIES, LOW SKEW CLOCK DRIVER, 10 TRUE OUTPUT(S), 0 INVERTED OUTPUT(S), PQFP52
MC100ES6220TB 100E SERIES, LOW SKEW CLOCK DRIVER, 10 TRUE OUTPUT(S), 0 INVERTED OUTPUT(S), PQFP52
MC100ES6222TBR2 100E SERIES, LOW SKEW CLOCK DRIVER, 15 TRUE OUTPUT(S), 0 INVERTED OUTPUT(S), PQFP52
MC100ES6222TBR2 100E SERIES, LOW SKEW CLOCK DRIVER, 15 TRUE OUTPUT(S), 0 INVERTED OUTPUT(S), PQFP52
相關(guān)代理商/技術(shù)參數(shù)
參數(shù)描述
MC100ES6130EJR2 功能描述:時鐘緩沖器 FSL 1-10 Diff LVPECL Fanout Buffer RoHS:否 制造商:Texas Instruments 輸出端數(shù)量:5 最大輸入頻率:40 MHz 傳播延遲（最大值）: 電源電壓-最大:3.45 V 電源電壓-最小:2.375 V 最大功率耗散: 最大工作溫度:+ 85 C 最小工作溫度:- 40 C 封裝 / 箱體:LLP-24 封裝:Reel
MC100ES6139DT 功能描述:時鐘發(fā)生器及支持產(chǎn)品 Buffer RoHS:否 制造商:Silicon Labs 類型:Clock Generators 最大輸入頻率:14.318 MHz 最大輸出頻率:166 MHz 輸出端數(shù)量:16 占空比 - 最大:55 % 工作電源電壓:3.3 V 工作電源電流:1 mA 最大工作溫度:+ 85 C 安裝風(fēng)格:SMD/SMT 封裝 / 箱體:QFN-56
MC100ES6139EJ 功能描述:時鐘發(fā)生器及支持產(chǎn)品 FSL 1-4 LVPECL Div. 2/4, Div. 4/5/6 Cloc RoHS:否 制造商:Silicon Labs 類型:Clock Generators 最大輸入頻率:14.318 MHz 最大輸出頻率:166 MHz 輸出端數(shù)量:16 占空比 - 最大:55 % 工作電源電壓:3.3 V 工作電源電流:1 mA 最大工作溫度:+ 85 C 安裝風(fēng)格:SMD/SMT 封裝 / 箱體:QFN-56
MC100ES6139EJR2 功能描述:時鐘緩沖器 FSL 1-4 LVPECL Div. 2/4, Div. 4/5/6 Cloc RoHS:否 制造商:Texas Instruments 輸出端數(shù)量:5 最大輸入頻率:40 MHz 傳播延遲（最大值）: 電源電壓-最大:3.45 V 電源電壓-最小:2.375 V 最大功率耗散: 最大工作溫度:+ 85 C 最小工作溫度:- 40 C 封裝 / 箱體:LLP-24 封裝:Reel
MC100ES6210AC 功能描述:時鐘緩沖器 FSL 1-5 Dual Diff LVPECL Fanout Buffer RoHS:否 制造商:Texas Instruments 輸出端數(shù)量:5 最大輸入頻率:40 MHz 傳播延遲（最大值）: 電源電壓-最大:3.45 V 電源電壓-最小:2.375 V 最大功率耗散: 最大工作溫度:+ 85 C 最小工作溫度:- 40 C 封裝 / 箱體:LLP-24 封裝:Reel
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。

采購需求

(若只采購一條型號，填寫一行即可)

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進(jìn)入我的后臺，查看報價

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進(jìn)入我的后臺，查看報價

*型號 *數(shù)量 廠商 批號 封裝
添加更多采購

我的聯(lián)系方式

*
*
*