<td id="lzqij"><nobr id="lzqij"><optgroup id="lzqij"></optgroup></nobr></td><thead id="lzqij"><meter id="lzqij"></meter></thead>
<menuitem id="lzqij"></menuitem>
<thead id="lzqij"><em id="lzqij"></em></thead><span id="lzqij"><pre id="lzqij"><dfn id="lzqij"></dfn></pre></span>
<dd id="lzqij"><tr id="lzqij"><label id="lzqij"></label></tr></dd>
  • <i id="lzqij"><input id="lzqij"></input></i>
  • 參數(shù)資料
    型號: M7A3P600-1PQ208I
    元件分類: FPGA
    英文描述: FPGA, 600000 GATES, 350 MHz, PQFP208
    封裝: 0.50 MM PITCH, PLASTIC, QFP-208
    文件頁數(shù): 190/246頁
    文件大?。?/td> 3010K
    代理商: M7A3P600-1PQ208I
    第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁當前第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁第199頁第200頁第201頁第202頁第203頁第204頁第205頁第206頁第207頁第208頁第209頁第210頁第211頁第212頁第213頁第214頁第215頁第216頁第217頁第218頁第219頁第220頁第221頁第222頁第223頁第224頁第225頁第226頁第227頁第228頁第229頁第230頁第231頁第232頁第233頁第234頁第235頁第236頁第237頁第238頁第239頁第240頁第241頁第242頁第243頁第244頁第245頁第246頁
    ProASIC3/E Flash Family FPGAs
    2- 36
    v2.1
    Table 2-16 Levels of Hot-Swap Support
    Hot-
    Swapping
    Level
    Description
    Power
    Applied
    to Device Bus State
    Card
    Ground
    Connection
    Device
    Circuitry
    Connected
    to Bus Pins
    Example of
    Application with
    Cards that Contain
    ProASIC3 Devices
    Compliance of
    ProASIC3 Devices
    1
    Cold-swap
    No
    System
    and
    card
    with
    Actel
    FPGA
    chip
    are
    powered down and the
    card is plugged into the
    system. Then the power
    supplies are turned on for
    the system but not for the
    FPGA on the card.
    A3P030: Compliant
    Other ProASIC3 devices:
    Compliant if the bus
    switch is used to isolate
    FPGA I/Os from the rest
    of the system.
    2
    Hot-swap while
    reset
    Yes
    Held in reset
    state
    Must be made
    and
    maintained
    for 1 ms
    before,
    during, and
    after
    insertion/
    removal
    In
    PCI
    hot-plug
    specification, reset control
    circuitry isolates the card
    busses
    until
    the
    card
    supplies
    are
    at
    their
    nominal operating levels
    and stable.
    A3P030: Compliant I/Os
    can but do not have to
    be set to hot insertion
    mode.
    Other ProASIC3 devices:
    Compliant
    3
    Hot-swap while
    bus idle
    Yes
    Held idle (no
    ongoing I/O
    processes
    during
    insertion/
    removal)
    Same as Level
    2
    Must remain
    glitch-free
    during
    power-up or
    power-down
    Board bus shared with
    card bus is "frozen," and
    there
    is
    no
    toggling
    activity on the bus. It is
    critical that the logic states
    set on the bus signal are
    not disturbed during card
    insertion/removal.
    A3P030: Compliant with
    2 levels of staging (first-
    GND, second-all other
    pins)
    Other ProASIC3 devices:
    Compliant:
    Option 1 – 2 levels of
    staging (first: GND and
    second: all other pins)
    together with bus switch
    on the I/Os
    Option 2 – 3 levels of
    staging
    (first:
    GND
    second: supplies, third:
    all other pins)
    4
    Hot-swap on
    an active bus
    Yes
    Bus may have
    active I/O
    processes
    ongoing, but
    device being
    inserted or
    removed
    must be idle.
    Same as Level
    2
    Same as
    Level 3
    There is activity on the
    system
    bus,
    and
    it
    is
    critical that the logic states
    set on the bus signal are
    not disturbed during card
    insertion/removal.
    A3P030: Compliant with
    2 levels of staging (first-
    GND, second-all other
    pins)
    Other ProASIC3 devices:
    Compliant:
    Option 1 – 2 levels of
    staging (first: GND and
    second: all other pins)
    together with bus switch
    on the I/Os
    Option 2 – 3 levels of
    staging
    (first:
    GND
    second: supplies, third:
    all other pins)
    相關(guān)PDF資料
    PDF描述
    M7A3P600-1PQ208 FPGA, 600000 GATES, 350 MHz, PQFP208
    M7A3P600-1PQG208I FPGA, 600000 GATES, 350 MHz, PQFP208
    M7A3P600-1PQG208 FPGA, 600000 GATES, 350 MHz, PQFP208
    M7A3P600-2FG144I FPGA, 600000 GATES, 350 MHz, PBGA144
    M7A3P600-2FG144 FPGA, 600000 GATES, 350 MHz, PBGA144
    相關(guān)代理商/技術(shù)參數(shù)
    參數(shù)描述
    M7A5 制造商:未知廠家 制造商全稱:未知廠家 功能描述:MEDIUM CURRENT SILICON RECTIFIERS
    M7A9 制造商:未知廠家 制造商全稱:未知廠家 功能描述:MEDIUM CURRENT SILICON RECTIFIERS
    M7AFS600-1FG256 制造商:Microsemi Corporation 功能描述:FPGA FUSION 600K GATES 1282.05MHZ 130NM 1.5V 256FBGA - Trays 制造商:Microsemi SOC Products Group 功能描述:FPGA FUSION 600K GATES 1282.05MHZ 130NM 1.5V 256FBGA - Trays
    M7AFS600-1FG256ES 制造商:ACTEL 制造商全稱:Actel Corporation 功能描述:Actel Fusion Mixed-Signal FPGAs
    M7AFS600-1FG256I 制造商:Microsemi Corporation 功能描述:FPGA FUSION 600K GATES 1282.05MHZ 130NM 1.5V 256FBGA - Trays 制造商:Microsemi SOC Products Group 功能描述:FPGA FUSION 600K GATES 1282.05MHZ 130NM 1.5V 256FBGA - Trays