2-72 Revision 13 Input Register Timing Characteristics Figure 2-16 Input Register " />
  • <li id="qpjyt"><meter id="qpjyt"></meter></li>
  • <var id="qpjyt"></var>
  • <dfn id="qpjyt"><pre id="qpjyt"><legend id="qpjyt"></legend></pre></dfn>
  • 參數(shù)資料
    型號(hào): M7A3P1000-FGG256I
    廠商: Microsemi SoC
    文件頁數(shù): 206/220頁
    文件大?。?/td> 0K
    描述: IC FPGA 1KB FLASH 1M 256-FBGA
    標(biāo)準(zhǔn)包裝: 90
    系列: ProASIC3
    RAM 位總計(jì): 147456
    輸入/輸出數(shù): 177
    門數(shù): 1000000
    電源電壓: 1.425 V ~ 1.575 V
    安裝類型: 表面貼裝
    工作溫度: -40°C ~ 85°C
    封裝/外殼: 256-LBGA
    供應(yīng)商設(shè)備封裝: 256-FPBGA(17x17)
    第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁第199頁第200頁第201頁第202頁第203頁第204頁第205頁當(dāng)前第206頁第207頁第208頁第209頁第210頁第211頁第212頁第213頁第214頁第215頁第216頁第217頁第218頁第219頁第220頁
    ProASIC3 DC and Switching Characteristics
    2-72
    Revision 13
    Input Register
    Timing Characteristics
    Figure 2-16 Input Register Timing Diagram
    50%
    Preset
    Clear
    Out_1
    CLK
    Data
    Enable
    t
    ISUE
    50%
    t
    ISUD
    t
    IHD
    50%
    t
    ICLKQ
    1
    0
    t
    IHE
    t
    IRECPRE
    t
    IREMPRE
    t
    IRECCLR
    t
    IREMCLR
    t
    IWCLR
    t
    IWPRE
    t
    IPRE2Q
    t
    ICLR2Q
    t
    ICKMPWH tICKMPWL
    50%
    Table 2-98 Input Data Register Propagation Delays
    Commercial-Case Conditions: TJ = 70°C, Worst-Case VCC = 1.425 V
    Parameter
    Description
    –2
    –1 Std. Units
    tICLKQ
    Clock-to-Q of the Input Data Register
    0.24 0.27 0.32
    ns
    tISUD
    Data Setup Time for the Input Data Register
    0.26 0.30 0.35
    ns
    tIHD
    Data Hold Time for the Input Data Register
    0.00 0.00 0.00
    ns
    tISUE
    Enable Setup Time for the Input Data Register
    0.37 0.42 0.50
    ns
    tIHE
    Enable Hold Time for the Input Data Register
    0.00 0.00 0.00
    ns
    tICLR2Q
    Asynchronous Clear-to-Q of the Input Data Register
    0.45 0.52 0.61
    ns
    tIPRE2Q
    Asynchronous Preset-to-Q of the Input Data Register
    0.45 0.52 0.61
    ns
    tIREMCLR
    Asynchronous Clear Removal Time for the Input Data Register
    0.00 0.00 0.00
    ns
    tIRECCLR
    Asynchronous Clear Recovery Time for the Input Data Register
    0.22 0.25 0.30
    ns
    tIREMPRE
    Asynchronous Preset Removal Time for the Input Data Register
    0.00 0.00 0.00
    ns
    tIRECPRE
    Asynchronous Preset Recovery Time for the Input Data Register
    0.22 0.25 0.30
    ns
    tIWCLR
    Asynchronous Clear Minimum Pulse Width for the Input Data Register
    0.22 0.25 0.30
    ns
    tIWPRE
    Asynchronous Preset Minimum Pulse Width for the Input Data Register
    0.22 0.25 0.30
    ns
    tICKMPWH
    Clock Minimum Pulse Width High for the Input Data Register
    0.36 0.41 0.48
    ns
    tICKMPWL
    Clock Minimum Pulse Width Low for the Input Data Register
    0.32 0.37 0.43
    ns
    Note: For specific junction temperature and voltage supply levels, refer to Table 2-6 on page 2-6 for derating values.
    相關(guān)PDF資料
    PDF描述
    M7A3P1000-FG256I IC FPGA 1KB FLASH 1M 256-FBGA
    A54SX16P-1TQ144 IC FPGA SX 24K GATES 144-TQFP
    A1010B-2VQ80C IC FPGA 1200 GATES 80-VQFP COM
    A1010B-2VQG80C IC FPGA 1200 GATES 80-VQFP COM
    M7A3P1000-1FG144I IC FPGA 1KB FLASH 1M 144-FBGA
    相關(guān)代理商/技術(shù)參數(shù)
    參數(shù)描述
    M7A3P1000-FGG484 功能描述:IC FPGA 1KB FLASH 1M 484-FBGA RoHS:是 類別:集成電路 (IC) >> 嵌入式 - FPGA(現(xiàn)場(chǎng)可編程門陣列) 系列:ProASIC3 標(biāo)準(zhǔn)包裝:40 系列:SX-A LAB/CLB數(shù):6036 邏輯元件/單元數(shù):- RAM 位總計(jì):- 輸入/輸出數(shù):360 門數(shù):108000 電源電壓:2.25 V ~ 5.25 V 安裝類型:表面貼裝 工作溫度:0°C ~ 70°C 封裝/外殼:484-BGA 供應(yīng)商設(shè)備封裝:484-FPBGA(27X27)
    M7A3P1000-FGG484I 功能描述:IC FPGA 1KB FLASH 1M 484-FBGA RoHS:是 類別:集成電路 (IC) >> 嵌入式 - FPGA(現(xiàn)場(chǎng)可編程門陣列) 系列:ProASIC3 產(chǎn)品培訓(xùn)模塊:Three Reasons to Use FPGA's in Industrial Designs Cyclone IV FPGA Family Overview 特色產(chǎn)品:Cyclone? IV FPGAs 標(biāo)準(zhǔn)包裝:60 系列:CYCLONE® IV GX LAB/CLB數(shù):9360 邏輯元件/單元數(shù):149760 RAM 位總計(jì):6635520 輸入/輸出數(shù):270 門數(shù):- 電源電壓:1.16 V ~ 1.24 V 安裝類型:表面貼裝 工作溫度:0°C ~ 85°C 封裝/外殼:484-BGA 供應(yīng)商設(shè)備封裝:484-FBGA(23x23)
    M7A3P1000-PQ208 功能描述:IC FPGA 1KB FLASH 1M 208-PQFP RoHS:否 類別:集成電路 (IC) >> 嵌入式 - FPGA(現(xiàn)場(chǎng)可編程門陣列) 系列:ProASIC3 標(biāo)準(zhǔn)包裝:40 系列:SX-A LAB/CLB數(shù):6036 邏輯元件/單元數(shù):- RAM 位總計(jì):- 輸入/輸出數(shù):360 門數(shù):108000 電源電壓:2.25 V ~ 5.25 V 安裝類型:表面貼裝 工作溫度:0°C ~ 70°C 封裝/外殼:484-BGA 供應(yīng)商設(shè)備封裝:484-FPBGA(27X27)
    M7A3P1000-PQ208I 功能描述:IC FPGA 1KB FLASH 1M 208-PQFP RoHS:否 類別:集成電路 (IC) >> 嵌入式 - FPGA(現(xiàn)場(chǎng)可編程門陣列) 系列:ProASIC3 標(biāo)準(zhǔn)包裝:40 系列:SX-A LAB/CLB數(shù):6036 邏輯元件/單元數(shù):- RAM 位總計(jì):- 輸入/輸出數(shù):360 門數(shù):108000 電源電壓:2.25 V ~ 5.25 V 安裝類型:表面貼裝 工作溫度:0°C ~ 70°C 封裝/外殼:484-BGA 供應(yīng)商設(shè)備封裝:484-FPBGA(27X27)
    M7A3P1000-PQG208 功能描述:IC FPGA 1KB FLASH 1M 208-PQFP RoHS:是 類別:集成電路 (IC) >> 嵌入式 - FPGA(現(xiàn)場(chǎng)可編程門陣列) 系列:ProASIC3 標(biāo)準(zhǔn)包裝:40 系列:SX-A LAB/CLB數(shù):6036 邏輯元件/單元數(shù):- RAM 位總計(jì):- 輸入/輸出數(shù):360 門數(shù):108000 電源電壓:2.25 V ~ 5.25 V 安裝類型:表面貼裝 工作溫度:0°C ~ 70°C 封裝/外殼:484-BGA 供應(yīng)商設(shè)備封裝:484-FPBGA(27X27)