- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄383302 > M470T6554CZ0-CLCC (SAMSUNG SEMICONDUCTOR CO. LTD.) PATCHCORD SQ SCKT-ALLIG CLIP RED PDF資料下載
參數(shù)資料
| 型號(hào)： | M470T6554CZ0-CLCC |
| 廠商： | SAMSUNG SEMICONDUCTOR CO. LTD. |
| 英文描述： | PATCHCORD SQ SCKT-ALLIG CLIP RED |
| 中文描述： | 內(nèi)存緩沖的SODIMM 200pin緩沖的SODIMM上的512Mb基于C模具64非ECC |
| 文件頁(yè)數(shù)： | 6/18頁(yè) |
| 文件大小： | 328K |
| 代理商： | M470T6554CZ0-CLCC |
第1頁(yè)第2頁(yè)第3頁(yè)第4頁(yè)第5頁(yè)當(dāng)前第6頁(yè)第7頁(yè)第8頁(yè)第9頁(yè)第10頁(yè)第11頁(yè)第12頁(yè)第13頁(yè)第14頁(yè)第15頁(yè)第16頁(yè)第17頁(yè)第18頁(yè)
Rev. 1.2 Aug. 2005
256MB, 512MB, 1GB Unbuffered SODIMMs
DDR2 SDRAM
Functional Block Diagram:
256MB, 32Mx64 Module
(Populated as 1 rank of x16 DDR2 SDRAMs)
M470T3354CZ3/M470T3354CZ0
S0
DQS1
DQS1
DM1
CS
DQ8
DQ9
DQ10
DQ11
DQ12
DQ13
DQ14
DQ15
I/O 0
I/O 1
I/O 2
I/O 3
I/O 4
I/O 5
I/O 6
I/O 7
UDQS
D0
LDQS
LDQS
DQS0
DQS0
DM0
DQ0
DQ1
DQ2
DQ3
DQ4
DQ5
DQ6
DQ7
I/O 8
I/O 9
I/O 10
I/O 11
I/O 12
I/O 13
I/O 14
I/O 15
DQS5
DQS5
DM5
CS
DQ40
DQ41
DQ42
DQ43
DQ44
DQ45
DQ46
DQ47
I/O 0
I/O 1
I/O 2
I/O 3
I/O 4
I/O 5
I/O 6
I/O 7
UDQS
D2
LDQS
LDQS
DQS4
DQS4
DM4
DQ32
DQ33
DQ34
DQ35
DQ36
DQ37
DQ38
DQ39
I/O 8
I/O 9
I/O 10
I/O 11
I/O 12
I/O 13
I/O 14
I/O 15
DQS3
DQS3
DM3
CS
DQ24
DQ25
DQ26
DQ27
DQ28
DQ29
DQ30
DQ31
I/O 0
I/O 1
I/O 2
I/O 3
I/O 4
I/O 5
I/O 6
I/O 7
UDQS
UDQS
D1
LDQS
LDM
DQS2
DQS2
DM2
DQ16
DQ17
DQ18
DQ19
DQ20
DQ21
DQ22
DQ23
I/O 8
I/O 9
I/O 10
I/O 11
I/O 12
I/O 13
I/O 14
I/O 15
DQS7
DQS7
DM7
CS
DQ56
DQ57
DQ58
DQ59
DQ60
DQ61
DQ62
DQ63
I/O 0
I/O 1
I/O 2
I/O 3
I/O 4
I/O 5
I/O 6
I/O 7
UDQS
UDQS
D3
LDQS
LDM
DQS6
DQS6
DM6
DQ48
DQ49
DQ50
DQ51
DQ52
DQ53
DQ54
DQ55
I/O 8
I/O 9
I/O 10
I/O 11
I/O 12
I/O 13
I/O 14
I/O 15
O
D
T
C
K
E
O
D
T
C
K
E
O
D
T
C
K
E
O
D
T
C
K
E
ODT0
CKE0
SPD
SA0
SA1
SCL
SDA
V
SS
DDR2 SDRAMs D0 - D3, SPD
V
REF
DDR2 SDRAMs D0 - D3
DDR2 SDRAMs D0 - D3, V
DD
and V
DD
Q
V
DD
V
DD
SPD
Serial PD
WP
SCL
A0
A1
A2
A0 - A13
DDR2 SDRAMs D0 - D3
RAS
DDR2 SDRAMs D0 - D3
CAS
DDR2 SDRAMs D0 - D3
WE
DDR2 SDRAMs D0 - D3
BA0 - BA1
DDR2 SDRAMs D0 - D3
3
Notes :
1. DQ,DM, DQS/DQS resistors : 22 Ohms
±
5%.
2. BAx, Ax, RAS, CAS, WE resistors : 3.0 Ohms
±
5%.
* Wire per Clock Loading
Table/Wiring Diagrams
* Clock Wiring
Clock Input
DDR2 SDRAMs
*CK0/CK0
*CK1/CK1
2 DDR2 SDRAMs
2 DDR2 SDRAMs
3
+ 5%
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| M470T6554CZ0-CLD5 | DDR2 Unbuffered SODIMM 200pin Unbuffered SODIMM based on 512Mb C-die 64bit Non-ECC |
| M470T6554CZ0-CLE6 | DDR2 Unbuffered SODIMM 200pin Unbuffered SODIMM based on 512Mb C-die 64bit Non-ECC |
| M470T6554CZ0-CLE7 | DDR2 Unbuffered SODIMM 200pin Unbuffered SODIMM based on 512Mb C-die 64bit Non-ECC |
| M470T3354CZ3-CE6 | DDR2 Unbuffered SODIMM 200pin Unbuffered SODIMM based on 512Mb C-die 64bit Non-ECC |
| M470T6554CZ3-CE6 | DDR2 Unbuffered SODIMM 200pin Unbuffered SODIMM based on 512Mb C-die 64bit Non-ECC |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| M470T6554CZ0-CLD5 | 制造商:SAMSUNG 制造商全稱:Samsung semiconductor 功能描述:DDR2 Unbuffered SODIMM 200pin Unbuffered SODIMM based on 512Mb C-die 64bit Non-ECC |
| M470T6554CZ0-CLE6 | 制造商:SAMSUNG 制造商全稱:Samsung semiconductor 功能描述:DDR2 Unbuffered SODIMM 200pin Unbuffered SODIMM based on 512Mb C-die 64bit Non-ECC |
| M470T6554CZ0-CLE7 | 制造商:SAMSUNG 制造商全稱:Samsung semiconductor 功能描述:DDR2 Unbuffered SODIMM 200pin Unbuffered SODIMM based on 512Mb C-die 64bit Non-ECC |
| M470T6554CZ0-D5 | 制造商:SAMSUNG 制造商全稱:Samsung semiconductor 功能描述:DDR2 Unbuffered SODIMM |
| M470T6554CZ0-E6 | 制造商:SAMSUNG 制造商全稱:Samsung semiconductor 功能描述:DDR2 Unbuffered SODIMM |
發(fā)布緊急采購(gòu)，3分鐘左右您將得到回復(fù)。