- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄180205 > M393B1K73CH0-YH9 1G X 72 MULTI DEVICE DRAM MODULE, 0.255 ns, DMA240 PDF資料下載
參數(shù)資料
| 型號： | M393B1K73CH0-YH9 |
| 元件分類： | DRAM |
| 英文描述： | 1G X 72 MULTI DEVICE DRAM MODULE, 0.255 ns, DMA240 |
| 封裝： | HALOGEN FREE AND ROHS COMPLIANT, DIMM-240 |
| 文件頁數(shù)： | 2/53頁 |
| 文件大?。?/td> | 1492K |
| 代理商： | M393B1K73CH0-YH9 |
第1頁當(dāng)前第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁
- 10 -
datasheet
DDR3L SDRAM
Rev. 1.01
Registered DIMM
9. Registering Clock Driver Specification
9.1 Timing & Capacitance values
9.2 Clock driver Characteristics
Symbol
Parameter
Conditions
TC = TBD
VDD = 1.35V(1.28V~1.45V)
& 1.5V(1.425~1.575V)
Units
Notes
Min
Max
fclock
Input Clock Frequency
application frequency
300
670
MHz
tCH/tCL
Pulse duration, CK, CK HIGH or LOW
0.4
-
tCK
tACT
Inputs active time4 before RESET is taken HIGH
DCKE0/1 = LOW and
DCS0/1 = HIGH
8-
tCK
tSU
Setup time
Input valid before CK/CK
100
-
ps
tH
Hold time
Input to remain Valid after CK/
CK
175
-
tPDM
Propagation delay, single-bit switching
CK/CK to output
0.65
1.0
ns
tDIS
output disable time(1/2-Clock pre-launch)
CK/CK to output float
0.5
-
tCK
output disable time(3/4-Clock pre-launch)
0.25
-
tEN
output enable time(1/2-Clock pre-launch)
CK/CK to output driving
-0.5
tCK
output enable time(3/4-Clock pre-launch)
-
0.25
CIN(DATA)
Data Input Capacitance
1.5
2.5
pF
CIN(CLOCK)
Data Input Capacitance
2
3
CIN(RST)
Reset Input Capacitance
-
3
Symbol
Parameter
Conditions
TC = TBD
VDD = 1.35V(1.28V~1.45V)
& 1.5V(1.425~1.575V)
Units
Notes
Min
Max
tjit (cc)
Cycle-to-cycle period jitter
0
40
ps
tSTAB
Stabilization time
-6
us
tfdyn
Dynamic phase offset
-50
50
ps
tCKsk
Clock Output skew
50
ps
tjit(per)
Yn Clock Period jitter
-40
40
ps
tjit(hper)
Half period jitter
-50
50
ps
tQsk1
Qn Output to clock tolerance (Standard 1/2 -Clock
Pre-Launch)
Output Inversion enabled
-100
200
ps
OUtput Inversion disabled
-100
300
tQsk1
Output clock tolerance (3/4 Clock Pre-Launch)
Output Inversion enabled
-100
200
ps
OUtput Inversion disabled
-100
300
tdynoff
Maximum re-driven dynamic clock off-set
-80
80
ps
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| M393B5273CH0-CK0 | 512M X 72 MULTI DEVICE DRAM MODULE, 0.225 ns, DMA240 |
| M393B5773CH0-CK0 | 256M X 72 MULTI DEVICE DRAM MODULE, 0.225 ns, DMA240 |
| M3950/1529A012 | TOGGLE SWITCH, 3PDT, LATCHED, 4A, 28VDC, THROUGH HOLE-STRAIGHT |
| M83731/2327D110 | TOGGLE SWITCH, 3PDT, MOMENTARY, 4A, 28VDC, THROUGH HOLE-STRAIGHT |
| M3950/1726A110 | TOGGLE SWITCH, 3PDT, LATCHED, 4A, 28VDC, THROUGH HOLE-STRAIGHT |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| M393B1K73EB0 | 制造商:SAMSUNG 制造商全稱:Samsung semiconductor 功能描述:240pin Registered DIMM based on 2Gb E-die |
| M393B273DH0-CH9E8 | 制造商:Samsung Semiconductor 功能描述:4GB 2RX8 PC3-8500R-07-00-B0-D1 - Trays |
| M393B2873EH1 | 制造商:SAMSUNG 制造商全稱:Samsung semiconductor 功能描述:DDR3 SDRAM Memory |
| M393B2873EH1-CF8 | 制造商:ATP Electronics Inc 功能描述:M393B2873EH1-CF8 - Bulk |
| M393B2873FH0 | 制造商:SAMSUNG 制造商全稱:Samsung semiconductor 功能描述:DDR3 SDRAM Memory |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。