<span id="zugnj"><noframes id="zugnj"><span id="zugnj"></span>
    <label id="zugnj"><font id="zugnj"></font></label>
    <span id="zugnj"></span>
      收藏本站
      • 您好,
        買賣IC網(wǎng)歡迎您。
      • 請登錄
      • 免費注冊
      • 我的買賣
      • 新采購0
      • VIP會員服務(wù)
      • [北京]010-87982920
      • [深圳]0755-82701186
      • 網(wǎng)站導(dǎo)航
      發(fā)布緊急采購
      • IC現(xiàn)貨
      • IC急購
      • 電子元器件
      VIP會員服務(wù)
      • 您現(xiàn)在的位置:買賣IC網(wǎng) > PDF目錄370888 > M38006E3-XXXFS (Mitsubishi Electric Corporation) 1 watt dc-dc converters PDF資料下載
      參數(shù)資料
      型號: M38006E3-XXXFS
      廠商: Mitsubishi Electric Corporation
      元件分類: DC/DC變換器
      英文描述: 1 watt dc-dc converters
      中文描述: 1瓦的DC - DC轉(zhuǎn)換器
      文件頁數(shù): 134/207頁
      文件大小: 2389K
      代理商: M38006E3-XXXFS
      第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁當(dāng)前第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁第199頁第200頁第201頁第202頁第203頁第204頁第205頁第206頁第207頁
      3802 GROUP USER'S MANUAL
      3-8
      APPENDIX
      3.1 Electrical characteristics
      Before
      φ
      ONW input set up time
      After
      φ
      ONW input hold time
      Before
      φ
      data bus set up time
      After
      φ
      data bus hold time
      Before RD ONW input set up time
      Before WR ONW input set up time
      After RD ONW input hold time
      After WR ONW input hold time
      Before RD data bus set up time
      After RD data bus hold time
      t
      su(ONW–
      φ
      )
      t
      h(
      φ
      –ONW)
      t
      su(DB–
      φ
      )
      t
      h(
      φ
      –DB)
      t
      su
      (ONW–RD)
      t
      su
      (ONW–WR)
      th
      (RD–ONW)
      t
      h(WR–ONW)
      t
      su(DB–RD)
      t
      h(RD–DB)
      Symbol
      Parameter
      Limits
      Typ.
      Min.
      –20
      –20
      180
      ns
      ns
      ns
      ns
      Unit
      0
      –20
      –20
      185
      0
      Max.
      φ
      clock cycle time
      φ
      clock “H” pulse width
      φ
      clock “L” pulse width
      After
      φ
      AD
      15
      –AD
      8
      delay time
      After
      φ
      AD
      15
      –AD
      8
      valid time
      After
      φ
      AD
      7
      –AD
      0
      delay time
      After
      φ
      AD
      7
      –AD
      0
      valid time
      SYNC delay time
      SYNC valid time
      RD and WR delay time
      RD and WR valid time
      After
      φ
      data bus delay time
      After
      φ
      data bus valid time
      RD pulse width, WR pulse width
      RD pulse width, WR pulse width
      (when one-wait is valid)
      After AD
      15
      –AD
      8
      RD delay time
      After AD
      15
      –AD
      8
      WR delay time
      After AD
      7
      –AD
      0
      RD delay time
      After AD
      7
      –AD
      0
      WR delay time
      After RD AD
      15
      –AD
      8
      valid time
      After WR AD
      15
      –AD
      8
      valid time
      After RD AD
      7
      –AD
      0
      valid time
      After WR AD
      7
      –AD
      0
      valid time
      After WR data bus delay time
      After WR data bus valid time
      RESET
      OUT
      output delay time (Note 1)
      RESET
      OUT
      output valid time (Note 1)
      Note1:
      The RESET
      OUT
      output goes “H” in sync with the fall of the
      φ
      clock that is anywhere between about 8 cycle and 13 cycles after
      the RESET input goes “H”.
      Symbol
      Parameter
      Limits
      Min.
      ns
      ns
      ns
      ns
      ns
      ns
      ns
      ns
      ns
      ns
      ns
      ns
      ns
      ns
      ns
      ns
      ns
      ns
      ns
      ns
      ns
      ns
      ns
      Unit
      t
      c(X
      IN
      )
      –20
      t
      c(X
      IN
      )
      –20
      10
      10
      3
      15
      t
      c(X
      IN
      )
      –20
      3t
      c(X
      IN
      )
      –20
      t
      c(X
      IN
      )
      –145
      t
      c(X
      IN
      )
      –145
      5
      5
      10
      0
      2t
      c(X
      IN
      )
      15
      15
      40
      20
      15
      7
      10
      10
      Typ.
      Max.
      t
      c(
      φ
      )
      t
      wH(
      φ
      )
      t
      wL(
      φ
      )
      t
      d(
      φ
      –AH)
      t
      v(
      φ
      –AH)
      t
      d(
      φ
      –AL)
      t
      v(
      φ
      –AL)
      t
      d(
      φ
      –SYNC)
      t
      v(
      φ
      –SYNC)
      t
      d(
      φ
      –WR)
      t
      v(
      φ
      –WR)
      t
      d(
      φ
      –DB)
      t
      v(
      φ
      –DB)
      t
      wL(RD)
      t
      wL(WR)
      t
      d(AH–RD)
      t
      d(AH–WR)
      t
      d(AL–RD)
      t
      d(AL–WR)
      t
      v(RD–AH)
      t
      v(WR–AH)
      t
      v(RD–AL)
      t
      v(WR–AL)
      t
      d(WR–DB)
      t
      v(WR–DB)
      t
      d
      (RESET–RESET
      OUT
      )
      t
      v(
      φ
      –RESET)
      Test conditions
      Fig. 3.1.1
      Table 3.1.12 TIMING REQUIREMENTS IN MEMORY EXPANSION MODE AND MICROPROCESSOR MODE (2)
      (V
      CC
      = 3.0 V, V
      SS =
      0 V, T
      a
      = –20 to 85
      °
      C, unless otherwise noted)
      Table 3.1.13 SWITCHING CHARACTERISTICS 2 IN MEMORY EXPANSION MODE AND MICROPROCESSOR MODE (2)
      (V
      CC
      = 3.0 V, V
      SS =
      0 V, T
      a
      = –20 to 85
      °
      C, unless otherwise noted)
      ns
      ns
      ns
      ns
      150
      150
      25
      15
      200
      195
      300
      300
      相關(guān)PDF資料
      PDF描述
      M38006E3-XXXHP 1 watt dc-dc converters
      m38002m2197fpef 1 watt dc-dc converters
      M38027E8DFP 1 watt dc-dc converters
      M38037M6-122FP TACHOMETER ONE CHANNEL
      M38034M4-059FP SINGLE-CHIP 8-BIT CMOS MICROCOMPUTER
      相關(guān)代理商/技術(shù)參數(shù)
      參數(shù)描述
      M38007RSS 制造商:Renesas Electronics Corporation 功能描述:EMULATION MCU/8BIT CMOS EMULATION CHIP - Bulk
      M38007T-ADS 功能描述:DEV TEMPORARY TARGET BOARD FOR M RoHS:否 類別:編程器,開發(fā)系統(tǒng) >> 配件 系列:- 標(biāo)準(zhǔn)包裝:1 系列:- 附件類型:適配器板 適用于相關(guān)產(chǎn)品:RCB230,RCB231,RCB212 配用:26790D-ND - RCB BREAKOUT BOARD RS232 CABLE
      M38007T-PRB 功能描述:EV 64-PIN RSS/MCU TO .5, .65 & . RoHS:否 類別:編程器,開發(fā)系統(tǒng) >> 配件 系列:- 產(chǎn)品培訓(xùn)模塊:Lead (SnPb) Finish for COTS Obsolescence Mitigation Program RoHS指令信息:IButton RoHS Compliance Plan 標(biāo)準(zhǔn)包裝:1 系列:- 附件類型:USB 至 1-Wire? RJ11 適配器 適用于相關(guān)產(chǎn)品:1-Wire? 設(shè)備 產(chǎn)品目錄頁面:1429 (CN2011-ZH PDF)
      M3801 BK001 制造商:Alpha Wire 功能描述:CBL 3COND 18AWG BLK 1000'
      M3801 BK002 制造商:Alpha Wire 功能描述:CBL 3COND 18AWG BLK 500'
      發(fā)布緊急采購,3分鐘左右您將得到回復(fù)。

      采購需求

      (若只采購一條型號,填寫一行即可)

      發(fā)布成功!您可以繼續(xù)發(fā)布采購。也可以進(jìn)入我的后臺,查看報價

      發(fā)布成功!您可以繼續(xù)發(fā)布采購。也可以進(jìn)入我的后臺,查看報價

      *型號 *數(shù)量 廠商 批號 封裝
      添加更多采購

      我的聯(lián)系方式

      *
      *
      *
      • VIP會員服務(wù) |
      • 廣告服務(wù) |
      • 付款方式 |
      • 聯(lián)系我們 |
      • 招聘銷售 |
      • 免責(zé)條款 |
      • 網(wǎng)站地圖

      感谢您访问我们的网站,您可能还对以下资源感兴趣:

      三级特黄60分钟在线观看,美女在线永久免费网站,边吃奶边摸下很爽视频,娇妻在厨房被朋友玩得呻吟`
      1. <li id="on0oj"></li>